[发明专利]DDS信号发生器及跳频方法

说明书

技术领域

本发明涉及直接数字频率合成(DDS，Direct Digital Frequency Synthesis)技术领域，特别涉及一种DDS信号发生器及跳频方法。

背景技术

传统的无线通信一般采用定频通信方式，即在一个固定的频率上传输信息，如常见的无线对讲机、汽车移动电话等。定频通信方式在受到干扰时通信质量会迅速下降，甚至中断通信。而在军事通信应用中，发生通信中断通常是致命的。

跳频通信具有良好的抗衰落、抗多径干扰、抗网间干扰的特性，因此跳频通信不仅在军事上应用广泛，而且被逐渐引入到民用设备中，如现在的GSM蜂窝电话采用的就是跳频通信方式。

跳频是通过伪随机方式不断改变载波频率的通信技术。跳频源指标一般包括跳频带宽、跳频频率的数目、跳频的速率以及跳频码的长度(周期)。跳频带宽越宽，抗部分频带的干扰能力越强，如在短波段，可以进行1.5MHz到3MHz全频段跳频；在甚高频段，可以进行30MHz到80MHz全频段跳频。跳频数目越多，抗单频、多频以及梳状干扰能力越强，在一般的跳频电台中，跳频的频率数目一般不超过100跳。跳频的速率指每秒频率跳变的次数，每秒钟跳跃的次数越多，抗跟踪式干扰能力越强，跳频速率一般有几十跳到几万跳。跳频周期确定了跳频图案延续的时间长度，跳频周期越长，抗截获的能力越强。

目前，现有的跳频一般由混频电路实现，也有利用锁相环(PLL，Phase Locked Loop)直接倍频实现的，还有利用DDS和PLL组合方法实现的，以及利用DDS加本振源混频的方法实现的。这些方法中锁相环和混频器的使用是为了将频率倍频到GHz。

DDS信号发生器指基于直接数字频率合成(DDS)技术的信号发生器，直接数字合成技术是从相位概念出发直接合成所需波形的一种频率合成技术。DDS信号发生器一般由相位累加器、加法器、波形存储器组成。目前采用DDS技术实现任意函数/波形信号发生器的方法一般有两种，一是在电路上集成现成的DDS芯片来实现；二是在现场可编程门阵列(FPGA，Field-Programmable Gate Array)内部用硬件代码实现DDS功能。前者由于采用了成熟的DDS芯片，成本较高，而且控制方式受制于DDS芯片厂商，不灵活。后者由于是在FPGA内部定制的DDS模块，成本较低(不需要单独的硬件芯片)，且可以灵活控制和升级。

在实现本发明的过程中，发明人发现现有技术中：PLL的实现方式的频率转换速度不高、而且分辨率较低。DDS加PLL的技术虽然能够结合两者之长，达到很好的效果，但是PLL的引入最终对DDS的频率捷变性起到了一定限制，而且需要外接一个PLL芯片，增加了成本。DDS加本振源混频的方法电路复杂，需要单独的混频电路，一般只在独立跳频源中使用。

并且，跳频信号源可以用于模拟实际的跳频通信环境，验证各种在跳频带宽范围内的通信设备。目前市场上的跳频信号源一般作为独立的设备进行销售和使用，均具有独立的硬件电路和控制系统，成本比较高，导致价格一般也比较高。

而虽然目前DDS信号发生器的集成度越来越高，一般都集成了正弦发生器、脉冲发生器、噪声发生器、任意波形发生器等多种信号源，并且支持各种模拟和数字调制，如AM、FM、PM、ASK、PSK、FSK等，还具有扫频和脉冲串功能。但是，尚没有在基于DDS技术的信号发生器上集成跳频源的功能。

发明内容

本发明实施例提供一种DDS信号发生器及跳频方法，目的在于节约设计成本；并且，使跳频功能具有良好的可扩展和可升级性能。

为达到上述目的，本发明实施例提供一种DDS信号发生器，包括相位累加器、加法器和波形存储器，所述DDS信号发生器还包括：

频率控制字存储单元，用于存储频率控制字表，频率控制字表包括多个根据用户设置的频率计算出的频率控制字；

取点控制单元，根据跳频间隔从频率控制字表中获取频率控制字，使得DDS信号发生器根据频率控制字来控制输出频率，以实现跳频。

本发明实施例还提供一种跳频方法，应用于DDS信号发生器，所述跳频方法包括：

DDS信号发生器存储频率控制字表，频率控制字表包括多个根据用户设置的频率计算出的频率控制字；

根据跳频间隔从频率控制字表中获取频率控制字，使得DDS信号发生器根据频率控制字来控制输出频率，以实现跳频。

本发明实施例的有益效果在于，在现有DDS信号发生器的硬件资源上实现跳频功能，设计成本低；并且，跳频功能具有良好的可扩展和可升级性能。

附图说明