[发明专利]具有多芯片结构的半导体集成电路

说明书

相关申请的交叉引用

本申请要求2010年5月27日提交的韩国专利申请NO.10-2010-0049727的优先权，其全部内容通过引用并入本文中。

技术领域

本发明的示例性实施例涉及具有多芯片结构的半导体集成电路，更具体而言，涉及其中每一个半导体芯片的内部电路串联耦接至贯穿硅通孔(TSV)的半导体集成电路。

背景技术

在半导体工业中，正在不断开发集成电路的封装技术以满足对小型化和安装可靠性的需求。例如，对小型化的需求已经促使对具有接近于芯片尺寸的封装的加速开发，而对安装可靠性的需求强调了能够提高安装操作的效率和安装后的机械及电气可靠性的封装技术的重要性。

此外，伴随着电气及电子产品的小型化，还要求电气及电子产品的高性能，因此已研究并开发了用以提供高容量半导体模块的各种技术。

为了提供高容量半导体模块，存储芯片的高集成度是有用的。可以通过将大量的单元(cell)集成在半导体芯片的有限空间内来实现高集成度。

然而，存储芯片的高集成度需要高级别的技术和大量的开发时间。例如，微小的线宽是有用的。因此，提出了层叠技术作为用于提供高容量半导体模块的另一种方法。

层叠技术可以包括将层叠的两个芯片构建在一个封装中，并将两个单个封装层叠起来。然而，随着电气及电子产品的小型化的趋势，层叠两个单个封装在降低半导体封装的高度方面存在限制。

因此，正积极地开展对层叠封装和多芯片封装的大量研究，在所述层叠封装和多芯片封装中，一个半导体芯片内安装有两个或更多个半导体芯片。

通常可以采用下列方法来制造多芯片封装。第一，可以简单地将若干个半导体芯片安置在基板上然后进行封装。第二，可以将两个或更多个半导体芯片层叠成多层结构然后进行封装。

作为第二种方法的一个实例，已提出了使用贯穿硅通孔(TSV)的结构。可以采用以下工艺来实现使用TSV的封装。首先，在半导体芯片中形成穿透半导体芯片的孔，然后用导电材料填充该孔以形成TSV。然后，经由该TSV使上部的半导体芯片与下部的半导体芯片耦接。

图1是说明具有使用TSV的多芯片结构的现有半导体集成电路的剖面图。

参见图1，使用TSV的多芯片封装10包括层叠在基板上的多个半导体芯片12和14。这里，半导体芯片12和14中的每一个均包括多个TSV 16，所述TSV 16是通过将穿透半导体芯片12和14的孔填充而形成的。因此，半导体芯片12和14被层叠为使得设置在相应的位置处的TSV 16彼此耦接。

在半导体12之上形成有多个凸块焊盘18，以便在相应的半导体芯片12与14之间维持特定的距离。因此，形成有TSV 16的第一半导体芯片12经由凸块焊盘18与第二半导体芯片14耦接。也就是说，第一半导体芯片12与第二半导体芯片14经由倒装芯片键合(flip-chip bonding)而耦接起来。

在使用TSV的多芯片封装中，经由TSV实现电耦接。因此，可以基本上防止电退化，从而提高半导体芯片的操作速度，并且可以实现小型化。

然而，在现有的具有多芯片结构的半导体集成电路中，TSV形成为从芯片的顶面至芯片的底面贯穿，且各个芯片的内部电路并联耦接至TSV。在此情况下，为了控制贯穿式电极的电压信号并将所控制的电压信号施加至另一个芯片，仅仅为了所控制的电压信号就需要另一个贯穿式电极。

贯穿式电极的数目如此增加会降低电路在面积和故障率方面的性能。此外，当要经由贯穿式电极将不同的电信号施加至各个芯片时，这些芯片需要具有不同的结构。在此情况下，应当分开执行图案化工艺。因此，应当分开形成用于图案化工艺的掩模。因此，需要大量的成本。

此外，在执行图案化工艺时，应当根据半导体芯片的层叠位置来改变掩模的位置。因此，降低了批量生产效率，且无法避免地增加了成本。

发明内容

本发明的一个示例性实施例涉及一种具有多芯片结构的半导体集成电路，其通过使用贯穿硅通孔和内部金属路径来使半导体芯片的贯穿硅通孔与内部电路串联耦接。

在本发明的此示例性实施例中，由于半导体芯片的贯穿硅通孔与内部电路串联耦接，因此可以对不同的半导体芯片施加不同的电压信号。

本发明的另一个示例性实施例涉及一种具有多芯片结构的半导体集成电路，其包括半导体芯片的内部电路与贯穿硅通孔之间的并联耦接和串联耦接。