[发明专利]晶体管及其制造方法

权利要求书

1.一种晶体管的制造方法，该方法包括如下步骤：

在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；

图形化该掩膜层，使得至少源区和漏区之一的至少一部分暴露；

对源区和/或漏区的暴露部分进行第一离子注入步骤；

对所述半导体衬底进行退火以在源区和/或漏区的暴露部分形成位错；

在源区和漏区上形成含有硅的半导体层；

在所述半导体层上形成金属层并进行退火以形成金属硅化物，

其中所述金属硅化物的底面高于位于所述源区和漏区之间的导电沟道。

2.根据权利要求1的方法，其中图形化掩膜层使得至少源区和漏区之一部分暴露包括：至少使得毗邻所述栅极的至少源区和漏区之一的一部分暴露，或者使得至少源区和漏区之一具有至少两个暴露部分，相邻的暴露部分之间的掩膜层未被除去。

3.根据权利要求1的方法，其中在所述退火步骤之后，进行至少一次另外的离子注入步骤，该至少一次另外的离子注入步骤的注入深度小于所述第一离子注入步骤的注入深度，并且执行多次另外的离子注入步骤的情况下，在后的离子注入步骤的注入深度小于在前的离子注入步骤的注入深度；

在该至少一次另外的离子注入步骤中的每一次之后进行退火，以形成位错。

4.根据权利要求3的方法，其中在所述至少一次另外的离子注入步骤中的一个或多个之前，可以在源区和/或漏区上方选择性地形成掩膜层，使得所述源区和/或漏区的一部分或多个部分被覆盖，所述多个部分中相邻的部分之间未被所述掩膜层覆盖，使得仅对所述源区的未被掩膜层覆盖的区域执行离子注入。

5.根据权利要求1-4之一所述的方法，所述半导体衬底包括NMOS器件区和PMOS器件区，其中仅在NMOS器件区内执行该方法。

6.根据权利要求1-4之一所述的方法，其中所述位错对位于所述源区和漏区之间的沟道区施加拉应力，使得沟道区的电子迁移率增加。

7.根据权利要求1-4之一所述的方法，其中在图形化掩膜层的步骤中，不除去漏区上方的掩膜层，从而使得仅在所述源区形成位错。

8.根据权利要求1-6之一所述的方法，其中所述半导体衬底是Si衬底、SiGe衬底、SiC衬底、GaAs衬底或GaN衬底。

9.一种晶体管的制造方法，包括如下步骤：

在半导体衬底上形成栅极电介质；

在所述栅极电介质上形成栅极；

对位于所述衬底中且分别在所述栅极两侧的所述半导体衬底的源区和漏区进行离子注入；

在该离子注入之后进行退火，使得在所述源区和漏区中均形成位错；

在所述源区和漏区上形成含有硅的半导体层；

在所述半导体层上形成金属层并进行退火以形成金属硅化物，

其中所述金属硅化物的底面高于位于所述源区和漏区之间的导电沟道。

10.一种晶体管，包括：

半导体衬底；

形成在所述半导体衬底上的栅极电介质；

形成在所述栅极电介质上的栅极；

位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，其中至少所述源区和漏区之一包含至少一个位错；

位于所述源区和漏区上方的含硅外延半导体层；以及

位于所述外延半导体层上方的金属硅化物层。

11.根据权利要求10所述的晶体管，至少所述源区和漏区之一包括毗邻沟道区、在垂直于所述半导体衬底的表面的方向上排列的第一组位错，该第一组位错包含至少两个位错。

12.根据权利要求11所述的晶体管，其中至少所述源区和漏区之一还含有至少另一个位错，该至少另一个位错相比于所述第一组位错更远离所述沟道区。

13.根据权利要求11所述的晶体管，其中至少所述源区和漏区之一还含有在垂直于所述半导体衬底的表面的方向上排列的至少另一组位错，该至少另一组位错包含至少两个位错，且相比于所述第一组位错更远离所述沟道区。

14.根据权利要求10所述的晶体管，其中至少所述源区和漏区之一包含在平行于衬底表面的方向上排列的多个位错。