[发明专利]一种半导体器件的栅极形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的栅极形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，金属氧化物半导体器件(MOS)的栅极变得越来越细且长度变得较以往更短。半导体器件的制造技术已经进入65nm乃至45nm工艺节点，栅极宽度的最小特征尺寸已经达到45nm或更小。

在互补金属氧化物半导体器件(CMOS)的NMOS和PMOS晶体管中，制造栅极的优选材料是多晶硅，其具有特殊的耐热性以及较高的刻蚀成图精确性。公开号为CN1787176A的中国专利申请公开了一种可控制栅极结构长度的刻蚀工艺。该方法在图案化的光刻胶下加设硬掩膜层，先将图案化光刻胶的图案转移至硬掩膜层上，并将图案化光刻胶移除，最后再以此图案化硬掩膜为掩膜进行刻蚀。

众所周知，对CMOS器件中的NMOS和PMOS的栅极进行预掺杂，能够降低器件的电阻值，改善器件的阈值电压和驱动电流特性，从而提高器件性能。具体地，通过离子注入在NMOS的多晶硅栅极中注入n型杂质，例如磷，对栅极进行掺杂，或通过离子注入在PMOS的多晶硅栅极中注入p型杂质，例如硼，对栅极进行掺杂，从而提高器件的性能。

图1至图4为现有栅极形成过程的剖面示意图。如图1所示，半导体衬底100表面的区域I为PMOS区域，区域II为NMOS区域，在半导体衬底100表面形成一层栅极氧化硅101，在栅极氧化层101上沉积多晶硅层102。

如图2所示，在多晶硅层102表面涂布光刻胶并对光刻胶进行图案化，形成暴露NMOS区域的光刻胶层103，并以所述光刻胶层103为掩膜注入n型杂质，例如磷。

如图3所示，利用灰化工艺去除光刻胶层103，并在多晶硅层102表面形成硬掩膜层104。

如图4所示，以所述硬掩膜层104为掩膜刻蚀多晶硅层102，形成CMOS器件中的NMOS的栅极和PMOS的栅极，但是NMOS的栅极105会出现瓶颈现象，从而影响CMOS器件的工作性能。

一种改善瓶颈现象的办法是，采用氮化硅硬掩膜层和光刻胶来形成刻蚀图案，并通过降低氮化硅和多晶硅干法蚀刻比来改善瓶颈现象，但是后续磷酸湿法蚀刻去除氮化硅还是会形成瓶颈现象。

在公开号为CN100561673C的中国发明专利申请中，公开了一种在干法刻蚀形成带掺杂的多晶硅栅极后，通过沉积氧化硅和氮化硅保护层，然后干法刻蚀氮化硅层和氧化硅层，最后使用磷酸来去除氮化硅层方法来避免湿法蚀刻氮化硅工艺带来的瓶颈现象的方法，但该发明没有办法完全去除干法蚀刻本身带来的瓶颈，氮化硅和多晶硅干法蚀刻比过高会得到比较直的多晶硅栅图形，但会产生瓶颈。而过低的氮化硅和多晶硅干法蚀刻比会降低瓶颈，但无法得到很直的多晶硅栅图形。

发明内容

本发明解决的问题是提供一种半导体器件的栅极形成方法，能够避免栅极的瓶颈(necking)现象的发生。

为解决上述问题，本发明提供一种半导体器件的栅极形成方法，包括：

提供衬底，所述衬底表面包含电介质层和多晶硅层；在所述衬底表面形成栅极；形成覆盖所述衬底和栅极的介质层，并进行平坦化处理，直至暴露所述栅极；对所述栅极进行掺杂；形成覆盖栅极侧壁的氧化层。

优选地，在所述衬底表面形成栅极的步骤包括：在多晶硅层表面涂布光刻胶，并图案化所涂布的光刻胶；以所形成的光刻胶图案为掩膜，刻蚀多晶硅层以及电介质层；去除多晶硅层表面的光刻胶图案。

优选地，采用灰化工艺去除光刻胶图案。

优选地，对所述NMOS栅极掺杂的材料是磷。

优选地，对所述PMOS栅极掺杂的材料是硼。

优选地，覆盖所述衬底和栅极的介质层的材料是二氧化硅或者无定形碳。

优选地，覆盖所述衬底和栅极的介质层的厚度是衬底表面的电介质层和多晶硅层的厚度之和的1.1倍。

优选地，对所述栅极掺杂的步骤包括：在介质层表面形成光刻胶层，所述光刻胶层的开口是栅电极层宽度的的1.0～1.1倍；以所述光刻胶层为掩膜，对所述栅电极层进行掺杂；去除光刻胶层。

优选地，采用离子注入的方法对所述栅电极层进行掺杂。

优选地，形成覆盖栅极侧壁的氧化层的步骤包括去除覆盖所述衬底和栅极的介质层。