[发明专利]模数转换器及其采样保持电路

权利要求书

1.一种模数转换器的采样保持电路，包括自举开关电路、输入缓冲级(Q0)、采样电路(20)、子模数转换器Sub_ADC和电流源电路(30)；

其中所述输入缓冲级(Q0)为三极管，用于输入信号的缓冲，并通过发射极驱动采样电路(20)；

所述自举开关电路包括输入自举开关(M2)，其一端与输入信号连接，另一端与输入缓冲级(Q0)的基极相连；

所述采样电路(20)包括采样电容(Cs)和数字信号控制开关(S)，用于采样余量信号，数字信号控制开关(S)的一端与采样电容(Cs)的底板相连；

子模数转换器Sub ADC从输入缓冲极(Q0)的发射极获得输入信号，并输出数字信号来控制数字信号控制开关(S)的另一端与外接参考电压的导通；

电流源电路(30)包括N型MOS管(M3)和三极管(Q1)组成的共源共栅电流源及开关管(Q2)，用于向输入缓冲级(Q0)提供工作电流；

其中，由时钟信号控制输入自举开关(M2)与电流源电路(30)中的开关管(Q2)交替工作，使所述采样保持电路处于采样阶段或保持阶段；

其特征在于，所述采样保持电路还包括动态范围调整电路(10)，用于调整输入缓冲级(Q0)的基极电压，使当所述采样保持电路处于保持阶段时，所述输入缓冲级(Q0)的发射极电压和基极电压差小于输入缓冲级(Q0)的反向击穿电压。

2.根据权利要求1所述的采样保持电路，其特征在于，所述动态范围调整电路(10)由Sub ADC的输出信号来控制输入缓冲级(Q0)的基极与外接参考电压的导通。

3.根据权利要求2所述的采样保持电路，其特征在于，所述动态范围调整电路(10)包括数字信号控制开关(S’)，所述数字信号控制开关(S’)的一端与输入缓冲级(Q0)的基极相连，另一端由所述Sub ADC的输出信号来控制与外接参考电压的导通。

4.根据权利要求2所述的采样保持电路，其特征在于，所述动态范围调整电路(10)包括两个N型MOS管(M0和M1)，所述两个N型MOS管的源极皆与输入缓冲级(Q0)的基极相连；漏极分别与所述外接参考电压的两个参考值相接；所述Sub ADC的输出信号通过两个N型MOS管的栅极使得MOS管导通或关闭。

5.根据权利要求4所述的采样保持电路，其特征在于，在所述采样保持电路的保持阶段，所述Sub ADC的输出信号为两位二进制数字01或10，其输出信号的低位和高位分别与所述两个N型MOS管的栅极相连，栅极获得的所述Sub ADC的输出信号为1的N型MOS管导通，栅极获得的所述Sub ADC的输出信号为0的N型MOS管关闭。

6.根据权利要求1～5中任一项的采样保持电路，其特征在于，输入缓冲级(Q0)为源跟随器型三极管。

7.一种模数转换器，包含采样保持电路，其特征在于，所述采样保持电路包括自举开关电路、输入缓冲级(Q0)、采样电路(20)、子模数转换器Sub_ADC和电流源电路(30)；

其中所述输入缓冲级为三极管，用于输入信号的缓冲，并通过发射极驱动采样电路(20)；

所述自举开关电路包括输入自举开关(M2)，其一端与输入信号连接，另一端与输入缓冲级(Q0)的基极相连；

所述采样电路(20)包括采样电容(Cs)和数字信号控制开关(S)，用于采样余量信号，数字信号控制开关(S)的一端与采样电容(Cs)的底板相连；

子模数转换器Sub ADC从输入缓冲极(Q0)的发射极获得输入信号，并输出数字信号来控制数字信号控制开关(S)的另一端与外接参考电压的导通；

电流源电路(30)包括N型MOS管(M3)和三极管(Q1)组成的共源共栅电流源及开关管(Q2)，用于向输入缓冲级(Q0)提供工作电流；

其中，由时钟信号控制输入自举开关(M2)与电流源电路(30)中的开关管(Q2)交替工作，使所述采样保持电路处于采样阶段或保持阶段；

其特征在于，所述采样保持电路还包括动态范围调整电路(10)，用于调整输入缓冲级(Q0)中三极管的基极电压，使所述采样保持电路处于保持阶段时，所述输入缓冲级(Q0)发射极电压和基极电压差低于输入缓冲级(Q0)的反向击穿电压。

8.根据权利要求7所述的模数转换器，其特征在于，所述动态范围调整电路由Sub ADC的输出信号来控制输入缓冲级的基极与外接参考电压的导通。