[发明专利]芯片封装方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶圆级的芯片封装方法。

背景技术

晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

中国发明专利申请第200610096807.5号公开了一种基于晶圆级芯片尺寸的封装方法，主要包括如下工艺步骤：

首先如图1所示，将半导体晶圆1与同样尺寸的第一玻璃基板2粘接，这样在封装的初始阶段，所述晶圆表面的器件部分将被基板盖住保护，减少了外界的污染和损害。

如图2所示，对半导体晶圆1相对于第一玻璃基板2的背面进行减薄，并利用光刻技术以及等离子刻蚀对所述晶圆背面进行选择性刻蚀，形成多个V形沟槽作为切割道，并暴露出部分芯片焊垫11(即芯片电极)。

如图3所示，用绝缘介质填充所述V形沟槽，并在所述晶圆背面压合第二玻璃基板3以及焊料掩模4。所述第二玻璃基板3用于支撑半导体晶圆1，而电热绝缘焊料4则用于在后续的机械切割工艺中起机械缓冲保护半导体晶圆1的作用。

如图4所示，采用机械切割工艺半切割原V形沟槽所在位置(不穿透分离芯片)，形成新的V形沟槽作为晶圆的切割道，且使得芯片焊垫11从V形沟槽的侧面暴露。

如图5所示，然后采用电镀工艺制作外引线12，所述外引线12一端在V形沟槽内与芯片焊垫11连接，另一端延伸至晶圆背面，所述芯片焊垫11的电性功能通过外引线12而延伸至晶圆背面。

如图6所示，在晶圆背面选择性形成绝缘保护层14，露出部分外引线12，在露出的外引线12上制作焊接凸点15，将上述晶圆沿其背面的V形沟槽切割划片，形成分立芯片，然后再对分立芯片进行外壳的封装，最终完成芯片的封装工艺。

现有的晶圆级芯片封装方法存在如下问题：在采用电镀工艺制作外引线12时，切割道内(例如上述专利所述的V形沟槽内)的金属也容易电镀析出而导致各连线之间发生短路。此外在切割后，分立芯片的侧面也即原V形沟槽的侧壁，暴露于外界环境中，在进行外壳封装时容易受到损伤，导致外引线断路，进而影响芯片的成品率。

发明内容

本发明解决的技术问题是提供一种芯片封装方法，可以提高封装效率以及成品率。

本发明提供的芯片封装方法，包括步骤：

提供半封装晶圆，所述半封装晶圆上具有切割道以及芯片的金属焊垫；

在所述金属焊垫上形成球下金属电极；

在所述球下金属电极上形成焊球；

沿切割道对晶圆进行划片；

还包括在切割道上方形成第一保护层的步骤。

优选的，所述第一保护层的宽度大于切割道的宽度。所述切割道的宽度为30～80um，所述第一保护层的宽度为50～120um。

可选的，所述第一保护层为热固性环氧树脂，采用丝网印刷技术形成。

可选的，所述形成球下金属电极的方法为无电解电镀。所述无电解电镀包括：对晶圆表面先进行锌酸盐清洗处理，再无电解电镀镍，然后无电解电镀金，电镀厚度分别为3um以及0.05um。

可选的，所述形成球下金属电极的方法为选择性气相沉积。

所述选择性气相沉积包括：在晶圆表面设置掩模板，所述掩模板露出晶圆上需形成球下金属电极的位置；采用物理气相沉积工艺，依次沉积镍金属以及铜金属。

优选的，在形成球下金属电极后，还包括采用丝网印刷技术在晶圆上、球下金属电极以外区域形成第二保护层的步骤。所述第二保护层的厚度为5um～50um。

可选的，所述第二保护层的材质为热固性树脂，采用丝网印刷技术形成。

所述丝网印刷时，保持晶圆的温度低于所述热固性环氧树脂的固化温度。所述形成第二保护层后，还包括采用等离子刻蚀去除覆于球下金属电极顶部表面的热固性环氧树脂的步骤。

可选的，所述形成第二保护层后，还包括研磨晶圆表面的步骤。