[发明专利]集成电路及其形成方法有效
申请号: | 201010534975.4 | 申请日: | 2010-11-01 |
公开(公告)号: | CN102074498A | 公开(公告)日: | 2011-05-25 |
发明(设计)人: | 梁明中;陈启平 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 姜燕;陈晨 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 及其 形成 方法 | ||
技术领域
本发明主要涉及半导体电路,特别涉及集成电路及其形成方法。
背景技术
半导体集成电路(integrated circuit;IC)工业已历经了快速成长。在半导体材料与设计的技术的进步已制造了数个世代的集成电路,其中每个世代的电路都比前一个世代还小且复杂。然而,上述的进步增加了集成电路的加工与制造的复杂度,且为了实现这样的进步,在集成电路的加工与制造需要相同的发展。
在集成电路的进化路线方面,功能密度(例如每芯片面积内互连的装置数量)已普遍地增加,而几何尺寸(使用一制造的工艺所能达成的最小构件(或线路))则已减少。此一尺寸缩减的过程一般而言,是借由增加制造效率与降低相关的成本而获益。这样的尺寸缩减亦造成了相对较高的功率消耗值,而其可借由使用低功率消耗装置来解决,上述低功率消耗装置例如为互补式金属-氧化物-半导体(complementary metal-oxide-semiconductor;CMOS)装置。
发明内容
本发明是提供一种集成电路的形成方法,包含:在一晶体管的一栅极的上方,形成一第一介电层;在上述第一介电层的上方,形成一蚀刻停止层;形成一开口,其穿透上述第一介电层与上述蚀刻停止层,而暴露出上述晶体管的一源/漏极区;在上述开口内形成一金属层,上述金属层接触上述晶体管的上述源/漏极区,其中上述金属层具有一表面,上述表面是至少部分地实质上齐平于上述蚀刻停止层的一第一上表面;以及形成一镶嵌结构,其连接于上述金属层。
在上述集成电路的形成方法中,较好为在上述开口内形成上述金属层的步骤包含:在上述开口内及上述蚀刻停止层的上方形成一金属材料;以及移除在上述蚀刻停止层上方的上述金属材料的一部分及上述蚀刻停止层的一部分,以得到上述金属层。
在上述集成电路的形成方法中,较好为:将上述蚀刻停止层沉积至或以上的厚度,上述移除步骤中上述金属材料相对于上述蚀刻停止层的蚀刻选择比为5或以上,且在上述移除步骤之后,上述蚀刻停止层的留下来的厚度为或以上。
在上述集成电路的形成方法中,较好为还包含:在上述蚀刻停止层的上方形成一第二介电层;以及将上述开口形成为穿透上述第二介电层。
在上述集成电路的形成方法中,较好为:在上述开口内形成上述金属层的步骤包含:在上述开口内及上述第二介电层的上方形成一金属材料;以及移除在上述第二介电层上方的上述金属材料的一部分及上述第二介电层的至少一部分,以得到上述金属层。
在上述集成电路的形成方法中,较好为:将上述蚀刻停止层沉积至或以上的厚度,上述移除步骤中上述金属材料相对于上述蚀刻停止层的蚀刻选择比为5或以上。
在上述集成电路的形成方法中,较好为:上述蚀刻停止层还具有一第二上表面,上述第一上表面并未齐平于上述第二上表面,且上述金属层是形成在上述第一上表面与上述第二上表面的一界面。
在上述集成电路的形成方法中,较好为:形成上述镶嵌结构的步骤包含:在上述蚀刻停止层上方的一第三介电层内形成一镶嵌开口,同时使用上述蚀刻停止层来保护上述第一介电层;以及在上述镶嵌开口内形成上述镶嵌结构。
本发明又提供一种集成电路的形成方法,包含:在一晶体管的一栅极的上方形成一第一介电层;在上述第一介电层的上方形成一蚀刻停止层;在上述蚀刻停止层的上方形成一第二介电层;形成穿透上述第二介电层、上述蚀刻停止层、与上述第一介电层的一开口,而暴露出上述晶体管的一源/漏极区;在上述开口内及上述第二介电层的上方形成一金属材料;移除上述第二介电层上方的上述金属材料的一部分与上述第二介电层的至少一部分,以得到上述开口内的一金属层;以及形成与上述金属层连接的一镶嵌结构。
在上述集成电路的形成方法中,较好为:上述金属层是与上述晶体管的上述源/漏极区连接,且上述金属层具有至少一表面,上述至少一表面是至少部分地实质上齐平于上述蚀刻停止层的一第一上表面。
在上述集成电路的形成方法,较好为:是将上述蚀刻停止层沉积至或以上的厚度,上述移除步骤中上述金属材料相对于上述蚀刻停止层的蚀刻选择比为5或以上。
在上述集成电路的形成方法中,较好为:上述蚀刻停止层还具有一第二上表面,上述第一上表面并未齐平于上述第二上表面,且上述金属层是形成在上述第一上表面与上述第二上表面的一界面。
在上述集成电路的形成方法中,较好为形成上述镶嵌结构的步骤包含:在上述蚀刻停止层上方的一第三介电层内形成一镶嵌开口,同时使用上述蚀刻停止层来保护上述第一介电层;以及在上述镶嵌开口内形成上述镶嵌结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010534975.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造