[发明专利]移位寄存器电路

权利要求书

1.一种移位寄存器电路，用以提供多个栅极信号至多个栅极线，该移位寄存器电路包含多级移位寄存器，所述多级移位寄存器的一第N级移位寄存器包含：

一第一输入单元，电连接于所述多级移位寄存器的一第(N-1)级移位寄存器以接收所述多个栅极信号的一第(N-1)栅极信号，用来根据该第(N-1)栅极信号输出一第一驱动控制电压；

一上拉单元，电连接于该第一输入单元与所述多个栅极线的一第N栅极线，用来根据该第一驱动控制电压与一第一时钟脉冲以上拉所述多个栅极信号的一第N栅极信号，其中该第N栅极线用以传输该第N栅极信号；

一下拉电路，电连接于该第一输入单元与该上拉单元，用来下拉该第一驱动控制电压与该第N栅极信号；

一第二输入单元，电连接于该第(N-1)级移位寄存器以接收该第(N-1)栅极信号，用来根据该第(N-1)栅极信号输出一第二驱动控制电压；

一第一控制单元，电连接于该第二输入单元，用来根据该第二驱动控制电压与一辅助信号以产生一第一控制信号；

一波形削角单元，电连接于该第一控制单元与该第N栅极线，用来根据该第一控制信号对该第N栅极信号执行波形削角操作；以及

一第一下拉单元，电连接于所述多级移位寄存器的一第(N+1)级移位寄存器以接收所述多个栅极信号的一第(N+1)栅极信号，用来根据该第(N+1)栅极信号以下拉该第二驱动控制电压。

2.如权利要求1所述的移位寄存器电路，其中该第N级移位寄存器另包含：

一电容，电连接于该第一输入单元与该第N栅极线之间，用来存储该第一驱动控制电压。

3.如权利要求1所述的移位寄存器电路，其中该第一输入单元包含一晶体管，该晶体管包含：

一第一端，电连接于该第(N-1)级移位寄存器以接收该第(N-1)栅极信号；

一栅极端，电连接于该晶体管的第一端；以及

一第二端，电连接于该上拉单元与该下拉电路。

4.如权利要求1所述的移位寄存器电路，其中该上拉单元包含一晶体管，该晶体管包含：

一第一端，用以接收该第一时钟脉冲；

一栅极端，电连接于该第一输入单元以接收该第一驱动控制电压；以及

一第二端，电连接于该第N栅极线。

5.如权利要求1所述的移位寄存器电路，其中该第二输入单元包含一晶体管，该晶体管包含：

一第一端，电连接于该第(N-1)级移位寄存器以接收该第(N-1)栅极信号；

一栅极端，电连接于该晶体管的第一端；以及

一第二端，电连接于该第一控制单元与该第一下拉单元。

6.如权利要求1所述的移位寄存器电路，其中该第一控制单元包含一晶体管，该晶体管包含：

一第一端，用以接收该辅助信号；

一栅极端，电连接于该第二输入单元以接收该第二驱动控制电压；以及

一第二端，电连接于该波形削角单元。

7.如权利要求1所述的移位寄存器电路，其中该第一下拉单元包含一晶体管，该晶体管包含：

一第一端，电连接于该第二输入单元；

一栅极端，电连接于该第(N+1)级移位寄存器以接收该第(N+1)栅极信号；以及

一第二端，用以接收一低电源电压。

8.如权利要求1所述的移位寄存器电路，其中该波形削角单元包含一晶体管，该晶体管包含：

一第一端，电连接于该第N栅极线；

一栅极端，电连接于该第一控制单元以接收该第一控制信号；以及

一第二端，用以接收一低电源电压。

9.如权利要求1所述的移位寄存器电路，其中该下拉电路包含：

一第二控制单元，电连接于该第一输入单元，用来根据该第一驱动控制电压与反相于该第一时钟脉冲的一第二时钟脉冲以产生一第二控制信号；

一第二下拉单元，电连接于该第二控制单元与该第N栅极线，用来根据该第二控制信号以下拉该第N栅极信号；以及

一第三下拉单元，电连接于该第二控制单元与该第一输入单元，用来根据该第二控制信号以下拉该第一驱动控制电压。