[发明专利]用于半导体制备中的表面平坦化的方法

说明书

技术领域

本发明涉及一种用于半导体制备中的表面平坦化的方法。

背景技术

随着半导体制造工艺的不断发展和器件集成度的提高，器件的关键尺寸不断缩小，光刻工艺的DOF(Depth of Focus，景深)也在不断变小，因此对于衬底的平坦度要求越来越高，稍微有一些台阶差就可能导致不同高度的区域出现不同程度的离焦，从而导致图形无法精确成像。

同时光刻胶是一种对曝光波长透明的材料，因此它会呈现出随膜厚不同反射率不同，从而导致曝光能量不同引起关键尺寸不同的现象，通常被称为摆动曲线(swing curve)现象。而对于有高低台阶差的衬底，就会造成不同高度区域膜厚不同，从而因为swing curve现象造成关键尺寸不同，对于小尺寸器件，这种不同高度区域关键尺寸的失配会造成产品无法被精确控制的制造出来。

普通的平坦化技术都是直接单次填充或者直接多次填充，利用填充材料的流动性，在较低区域可以填充较多的填充材料，而在较高的区域则填充较少的填充材料，从而降低台阶差。个别的为了进一步提高效果，可以使用填充后全面回刻，再填充的方法，此方法与多次填充类似，但可以降低总的填充物厚度，为后续的刻蚀步骤减少刻蚀量，提高刻蚀工艺窗口。

使用普通方法可以有效地降低台阶高度差。但是仅针对较高尺寸的图形密度区面积较大的情况下最为适用，此时因为较高区域面积很大，因此填充材料可以均匀覆盖整片硅片(见图1)，然后自然顺高低台阶差流动到较低区域注入，填充以后效果很好，其平坦化程度可以控制到所有尺寸，所有图形台阶差都在500埃以内。

如果较高尺寸的图形密度面积较小的情况下，此时截然相反(见图2至图5)，因为较高区域面积很小，填充材料无法停留在较高区域，而是会在重力作用下自然向较低区域流动，因此要覆盖整片硅片，其所用的填充材料量要远远多于前种情况，而填充材料的价格较普通光刻胶高5～10倍，此时会导致成本非常高。而且由于填充过程中的材料本身重力作用很难被克服，因此很难做到均匀填充，其填充以后效果很差，不同图形，不同尺寸最终的台阶差别很大，因此平坦化效果很差。因此对于此类器件目前工艺上无法直接通过填充平坦化的方法实现小尺寸器件。比如双极型(Bipolar)器件，高频的RF-CMOS器件等受到台阶差的制约，工艺尺寸远远落后于普通的CMOS器件。目前CMOS器件可以实现32纳米甚至22纳米的量产，但RF-CMOS工艺依然停留在0.13微米左右。

发明内容

本发明要解决的技术问题是提供一种用于半导体制备中的表面平坦化的方法，其能在具有高低台阶差的衬底上制备出平坦化的表面。

为解决上述技术问题，本发明的用于半导体制备中的表面平坦化的方法，其为在衬底上淀积需要图形化的材料之后，包括如下步骤：

1)将抗反射材料淀积在需要图形化的材料上；

2)采用光刻工艺定义出图形，并刻蚀抗反射材料和需要图形化的材料，形成图形；

3)在衬底上旋涂负性光刻胶，至覆盖图形台阶；

4)进行直接曝光并显影，去除所述抗反射材料上的负性光刻胶；

5)而后采用有机填充材料进行填充，形成平坦化表面。

本发明的方法，在较高区域生成时，通过沉积抗反射材料，然后自对准刻蚀在较高区域处形成抗反射层，而后填充负性光刻胶，可以很方便的去除较高区域上的负性光刻胶，甚至可以实现较高区域和较低区域的反转，使后续的填充变得很容易。而且对于不同尺寸，不同图形都直接去除，然后再填充，保证了填充后的均匀性，可以实现较高区域面积较小时的均匀填充。和传统的反刻工艺相比，具有工艺简单，成本低的优势，而反刻工艺不具有选择性，效果较差，而本专利具有选择性，效果较好；使用的总的材料消耗少，费用低；对于不同尺寸，不同图形的填充效果均匀，最终填充后的台阶差小，而且硅片面内均匀度好。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1至图5为采用现有填充方法形成的结构示意图；

图6为本发明的方法流程示意图；

图7为与本发明的方法相应的一具体实施后结构示意图；

图8为与本发明的方法相应的又一具体实施后结构示意图；

图9为与本发明的方法相应的另一具体实施后结构示意图。

具体实施方式