[发明专利]用于集成微控制器和外部存储系统的块加密安全

说明书

技术领域

本发明总地涉及微控制器，并且更具体地，涉及在集成微控制器高速缓冲存储器(cache)子系统和外部存储设备中数据块(block data)的安全管理。

背景技术

一段时间以来，处理器或微控制器内的内容保护(content protection)已经成为电子工业的一种挑战。由于半导体技术已经得到发展，许多微控制器已经成为复杂集成系统芯片(systems-on-chip)。然而，系统芯片技术往往受到能够在微控制器中以内部方式被有效地集成和管理的存储空间量的限制。在微控制器内集成更大的存储器需要在设计该微控制器时解决如下问题：额外的空间、定时、电源以及控制问题。由于微控制器应用的发展趋势需要更大的存储器来存储数据和指令两者，这种在微控制器内集成内部存储器的问题将会变得更加重要。

为解决这些问题，一种方法是将存储器移至集成微控制器外部的位置。这允许电源和空间限制都可以被转移到集成微控制器电路之外。对许多微控制器系统来说，根据容量(size)和成本两者，外部存储器的使用是针于数据和程序码储存的优选方案。然而，对外部存储器中所储存内容的保护是成问题的，尤其是针对具有高度敏感信息的安全交易，因为这种储存的数据存在于集成微控制器的安全环境之外。外部存储器的使用会潜在地降低微控制器的性能，因为，在微控制器系统中，存储器装置之间必须保持数据的一致性。

外部存储器的使用还会在微控制器读取/写入命令执行期间引入延迟(latency)，使得微控制器性能降至可接受的水平之下。因为用于存取来自外部存储器的内容和保证在微控制器和外部存储器之间的这种通信(traffic)安全的时间要求，外部存储器的使用还会使得微控制器复杂化。具体地，读取和/或写入外部存储器所需的时间对特定应用来说将会是无法负担的，并且显著地降低微控制器的性能。此外，因为外部存储器内的内容是安全的，每次该内容在微控制器内被处理时，该微控制器均需要解密该内容，而每次该内容被储存在外部存储器中时，则需要进行再次加密(re-encrypt)。

在许多实时应用中，由解密和加密功能以及相关联的读取和写入操作所引起的时间限制，将显著地降低微控制器的性能。因此，所需要的是这样的微控制器和外部存储系统，即能够在实时环境中更有效地管理加密和解密操作，并且管理储存在这个系统中的内容。此外，微控制器必须在其存储器和高速缓冲存储器系统中保持数据一致性，以确保正常的操作。

发明内容

本发明涉及这样的微控制器，该微控制器以安全的方式管理储存在集成高速缓冲存储器子系统、集成缓冲器子系统以及外部存储器中的信息。该微控制器的各种实施方案包括这样的结构和方法，即在该高速缓冲存储器子系统和缓冲器子系统以及外部存储器之间确保数据一致性。此外，通过提供数据块级(block-level)加密在整个微控制器系统中保持数据安全性，该数据块级加密在该外部存储器内保护数据安全，并且在该集成微控制器和外部存储器之间传输数据期间保护数据安全。

在本发明的特定实施方案中，该集成微控制器包括双向数据通路以及指令通路，这为通过所述两种通路的内容提供强数据块级加密。数据和指令由一个或者更多个加密引擎加密，所述加密引擎在数据被储存在I/O缓冲器或该微控制器外部的存储器时确保数据完整性。读取操作被这样提供，即允许该微控制器在跨该高速缓冲存储器子系统、该缓冲器子系统以及该外部存储器对数据块进行识别和读取方面是资源敏感的。

在本发明的各种实施方案中，该安全微控制器系统被提供有使用者可编程的写入策略，所述策略允许个人相对于该微控制器的预期应用平衡数据完整性和系统性能。在透写(write-through)模式中，数据一致性是按优先次序排列的，从而在该集成高速缓冲存储器子系统和外部存储器之间的一致性在该系统写入策略中被排列在高等级。在回写(write-back)模式中，系统性能是按优先次序排列的，从而对该外部存储器的写入操作排队且等候该存储器总线空闲，或者在停止(stall)该存储器总线且执行该写入操作之前，等候排队写入操作总计数超过阈值。

本领域技术人员将理解数据块级、在该微控制器中提供的基于高速缓冲存储器加密的相对强度。在高速缓冲存储器子系统和外部存储器之间的这种加密安全性和数据管理，允许该微控制器在许多不同应用和不同环境中有效地操作。