[发明专利]解码器及码流解析装置

权利要求书

1.一种解码器，包括内存管理装置和解压缩装置，其特征在于，还包括连接在所述内存管理装置和所述解压缩装置之间的一码流解析装置；

所述码流解析装置包括一累加器和一多路选择器；

其中：

所述累加器，用于根据所述解压缩装置的码流读取请求，产生从所述多路选择器中移位后有效码流数据组的选择信号；并将所述选择信号传输给所述多路选择器，用于控制所述多路选择器的有效码流数据组选择；

所述多路选择器，用于根据待解码的码流数据的码流模式，根据所述码流数据中无效比特数目而选取的多位有效码流数据并进行移位重组得到多组有效码流数据组；然后根据所述选择信号，经过选择而输出移位后的一组有效码流数据组到所述解压缩装置。

2.根据权利要求1所述的解码器，其特征在于，所述码流解析装置，还包括移位寄存器组，用于作为从所述内存管理装置中输入的码流数据的暂存装置；

所述码流解析装置还包括一码流缓存器，用于缓存从所述内存管理装置中读入并等待移位寄存器组读取的码流数据；

所述累加器，还用于对根据所述解压缩装置码流读取请求得到的需要移位数进行累加，当累加结果大于或等于门限值而溢出时，产生移位寄存器组的移位控制信号和从码流缓存器中读取数据的读使能信号；并将移位控制信号传输给移位寄存器组，用于控制移位寄存器组的移位；将读使能信号传输给码流缓存器，用于控制从码流缓存器读取码流数据到移位寄存器组；

所述多路选择器，还用于当累加结果大于或等于门限值而溢出，移位寄存器组的移位后，根据待解码的码流数据的码流模式，重新从所述移位寄存器组中根据码流数据中无效比特数目而选取新的多位有效码流数据并进行移位重组得到多组有效码流数据组，然后根据累加器传送过来的新的选择移位后有效码流数据组的选择信号，经过再次选择而输出一组移位后的有效码流数据组到解压缩装置。

3.根据权利要求2所述的解码器，其特征在于，所述移位寄存器组由4个32位的移位寄存器串联而成，用于作为从内存管理装置中输入的码流数据的4级暂存装置；

所述4个移位寄存器以先进先出方式串联，首一个移位寄存器连接到内存管理装置中，其余三个移位寄存器连接到多路选择器；

其中三个移位寄存器，用于暂存需要送入所述多路选择器的码流数据；

另外一个移位寄存器，用于预取需要送入另外三个移位寄存器的码流数据。

4.根据权利要求3所述的解码器，其特征在于，所述码流缓存器由两块SRAM组成，乒乓使用。

5.根据权利要求1至4任一项所述的解码器，其特征在于，所述码流模式是以32比特数据为字块进行传输的音视频码流数据的码流模式；所述多位有效码流数据是64位有效码流数据；所述多组有效码流数据组是32组有效码流数据组；所述32组有效码流数据组，每组数据组共包括32比特位有效码流数据。

6.根据权利要求5所述的解码器，其特征在于，所述码流模式为音频CD 14比特模式。

7.根据权利要求5所述的解码器，其特征在于，所述门限值为32位码流数据块中最大有效比特数。

8.根据权利要求5所述的解码器，其特征在于，所述累加器为一5比特二进制累加器；

其输入为根据所述解压缩装置码流读取请求得到的需要移位数，所述移位数经过累加后传输给所述多路选择器作为选择信号，保存累加结果进行下一轮累加数；然后在下一轮接收到新的需要移位数时，进行所接收到的所有移位数的累加，并在当累加结果大于或等于门限值时，产生溢出，溢出后的累加结果作为新的需要移位数作为选择信号传送给所述多路选择器，保存累加结果进行下一轮累加数。