[发明专利]一种数字脉宽调制电路的控制方法

说明书

技术领域

本发明属于电子技术领域，涉及集成电路的设计，是对数字脉宽调制电路DPWM的优化设计，尤其是应用于数字控制开关电源电路中的一种数字脉宽调制电路的控制方法。

背景技术

采用数字控制技术的开关电源，可以带来电源系统性能的显著提高，因为数字控制方法具有灵活性，对外部影响的敏感度较低，如受器件变化影响小，并且具有实现复杂控制算法的能力。

在低功率手持设备中，传统的含有模拟脉宽调制器的DC-DC开关电源依然占据比较重要的位置。主要是因为作为数字控制环路中主要部分的数字脉宽调制器缺少通用有效的解决方案。

在现有的DPWM方案中，电路面积、工作频率和分辨率相互制约。随着DC-DC开关电源的开关频率越来越高，假设在超过1MHz的高开关频率下工作，并且为了消除环路中由于量化值不匹配带来的输出极限环振荡，要求DPWM具有高分辨率(≥8bits)。这将会带来电路面积或者DPWM的工作频率急剧增加，从而导致此电路功耗消耗增大，使得开关电源的总效率降低。

现有的DPWM方案致力于电路面积和功率损耗之间的折中设计，高分辨率高频率的DPWM的设计是一项具有挑战性的任务。使用计数-比较结构的设计在得到高分辨率的情况下要求DPWM的工作频率是开关频率的几百倍，带来了巨大的功率损耗。而基于环形振荡器延迟单元的结构具有较低的功率损耗，但为实现高分辨率会占用非常大的芯片面积。而计数比较/延迟线混合结构的DPWM成功的结合了上面两个方案的优点，减小了芯片面积和功率损耗。混合结构DPWM中将多个缓冲器串联即可构成延迟线，利用缓冲器的门延时进行延时操作，但是缓冲器的门延时并不一定恰好是DPWM所需要的PWM信号高电平最小调节时间，此外缓冲器的延时时间大小受工艺条件以及工作环境的影响，随着工作电压、温度等参数的变化缓冲器的延时时间会发生改变，使得切换频率也发生变化，并且产生不可预期的频率下的切换噪声，给系统带来不利影响。因此需要对DPWM电路进行优化，设计一种高分辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小。

发明内容

本发明要解决的问题是：在现有的DPWM方案中，电路面积、工作频率和分辨率相互制约，计数比较/延迟线混合结构DPWM受工艺条件以及工作环境的影响，会产生不可预期的频率下的切换噪声，给系统带来不利影响，需要对DPWM电路进行优化，设计一种高分辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小。

本发明的技术方案为：一种数字脉宽调制电路的控制方法，数字脉宽调制电路DPWM包括逻辑电路和逻辑输出电路，逻辑电路由计数-比较电路和延迟线电路组成，逻辑输出电路采用RS锁存器，DPWM电路设有时钟逻辑电路，时钟逻辑电路给计数-比较电路和延迟线电路提供统一的时钟信号，对于n位占空比控制信号的DPWM电路，将数字占空比控制信号分为两部分，高x位输入计数-比较电路，和计数器的计数值进行比较，此时计数器需要输入的时钟频率为2^x×f_s，f_s为DPWM电路的PWM信号的产生周期；低n-x位作为多路选择器的控制信号输入延迟线电路，选择延迟线输出具有不同延时时间大小的延时信号，其中计数-比较部分与延迟线电路部分位数的分配基于的原则是数字电路中的面积和功耗的折中；首先采用计数-比较的方法判断计数器输出值是否高于占空比控制信号的高x位，在比较结果为真的情况下触发延迟线电路进行延时操作，延迟线电路共输出2^n-x个延时信号，每个延时信号间隔的延时时间为T_s/2ⁿ，T_s为DPWM电路的PWM信号的产生周期，使用输入数字占空比信号的低n-x位作为2^n-x选一数据选择器的选择信号，2^n-x-1个延迟单元产生2^n-x个延迟信号输出作为多路选择器的被选输入信号，根据输入的数字占空比信号低n-x位对应的十进制数值m，选择第m个延时信号触发RS锁存器的输出发生跳变，使得脉宽调制信号跳变为低电平；当计数器计数值变为零时，触发RS锁存器进行正跳变，使得脉宽调制信号跳变为高电平，从而得到DPWM的输出波形。