[发明专利]非易失性半导体存储器器件

权利要求书

1.一种非易失性半导体存储器器件，包括：

存储器单元件，其中两个电极之间的电荷放电速度根据存储的信息的逻辑而不同；

感测放大器，其通过将与所述存储器元件的电极之一连接的布线的放电电势与参考电势相比较来检测信息的逻辑；以及

负载电容改变单元，其根据由所述存储器元件读出的信息的逻辑来改变放电电势所输入的所述感测放大器的感测节点的负载电容、或者所述感测节点的负载电容和参考电势所输入的所述感测放大器的参考节点的负载电容两者。

2.根据权利要求1所述的非易失性半导体存储器器件，其中所述负载电容改变单元能够在多个值之间切换所述感测节点的负载电容。

3.根据权利要求2所述的非易失性半导体存储器器件，

其中所述感测放大器是放大所述感测节点的电势和所述参考节点的电势之间的差的差分感测放大器，

其中多个参考电阻器的任一个经过根据所述读出信息的逻辑而控制的开关可选择地连接到参考节点，以及

其中所述负载电容改变单元根据与所述参考节点连接的参考电阻器的值来改变所述感测节点的负载电容的值。

4.根据权利要求3所述的非易失性半导体存储器器件，其中可以通过改变经所述开关将多个存储器元件共同连接到所述感测节点的布线的数量来改变所述感测节点的负载电容的值。

5.根据权利要求4所述的非易失性半导体存储器器件，还包括存储器单元阵列，在所述存储器单元阵列中，每个通过串联连接单元开关和所述存储器元件而配置的存储器单元以矩阵样式布置，

其中所述存储器单元阵列具有位线分层的结构，在该结构中多个子位线经过子位线选择开关连接到位线，其中所述子位线共同连接布置在行方向上的多个存储器单元的、布置在单元开关侧的端子，以及

其中所述负载电容改变单元通过根据所述读出信息的逻辑控制所述子位线选择开关来改变所述感测节点的负载电容的值。

6.根据权利要求5所述的非易失性半导体存储器器件，其中连接了控制所述位线和所述感测节点之间的连接的位线连接开关。

7.根据权利要求6所述的非易失性半导体存储器器件，其中所述位线连接开关是工作在线性区的晶体管。

8.根据权利要求6所述的非易失性半导体存储器器件，其中所述位线连接开关是工作在饱和区的晶体管。

9.根据权利要求5所述的非易失性半导体存储器器件，其中所述存储器元件是可变电阻型存储器器件，在该可变电阻型存储器器件中，写入的信息的逻辑根据施加的电压的方向而不同的。

10.根据权利要求2所述的非易失性半导体存储器器件，

其中所述感测放大器是通过将所述感测节点的电势与所述参考节点的恒定电势相比较来执行放大的感测放大器，以及

其中另外的电容改变单元包括多个另外的负载电容器和将多个另外的负载电容器的至少一个可改变地连接到所述感测节点的开关，并且根据所述读出信息的逻辑来改变所述感测节点的另外的负载电容的数值。

11.根据权利要求10所述的非易失性半导体存储器器件，其中可以通过改变经所述开关将所述多个存储器元件共同连接到所述感测节点的布线的数量来改变所述感测节点的另外的负载电容的值。

12.根据权利要求11所述的非易失性半导体存储器器件，还包括存储器单元阵列，在所述存储器单元阵列中，每个通过串联连接单元开关和所述存储器元件而配置的存储器单元以矩阵样式布置，

其中所述存储器单元阵列具有位线分层的结构，在该结构中多个子位线经过子位线选择开关连接到位线，其中所述多个子位线共同连接布置在行方向上的多个存储器单元的、布置在单元开关侧的端子，以及

其中所述负载电容改变单元通过根据所述读出信息的逻辑控制所述子位线选择开关来改变所述感测节点的负载电容的值。

13.根据权利要求12所述的非易失性半导体存储器器件，其中连接了控制所述位线和所述感测节点之间的连接的位线连接开关。

14.根据权利要求13所述的非易失性半导体存储器器件，其中所述位线连接开关是工作在线性区的晶体管。

15.根据权利要求13所述的非易失性半导体存储器器件，其中所述位线连接开关是工作在饱和区的晶体管。