[发明专利]利用冗余图形填充来调整芯片图形密度的方法

说明书

技术领域

本发明涉及一种利用冗余图形填充来调整芯片图形密度的方法。

背景技术

随着集成电路工艺技术的不断进步，尤其在0.13微米工艺后，硅工艺的线宽都已小于曝光的波长长度，使得工艺的稳定性越来越难。在设计的前期就开始考虑工艺的衍生效应，由此产生了很多的可制造性设计(DFM，Design for Manufacturability)的规则。如，硅片中的图形密度(Pattern Density)均一性好，即局部图形密度的差异性越小，对于化学机械研磨和刻蚀的宏观负载的影响越小。

对于化学机械研磨(CMP，Chemical Mechanical Polarization)工艺和刻蚀的宏观负载(Macro Loading)都有很大影响。针对提高CMP研磨的均一性，冗余图形的插入技术已经非常的普遍。目前，一般采用的冗余图形的填充规则为：先设定与芯片图形稍远的填充区域，将一种填充图形插入；再设定另一个填充区域，将另一种填充图形插入；这样填充几轮来达到平坦化调整的需求。但是缺点可能是原来图形密度不高的区域，在周围填充了虚拟图形之后，图形密度的变化更大。对于每块区域分别进行冗余图形的插入，但都不考虑这块区域周围的区域的图形密度值，只考虑当前这块区域的图形密度是否满足条件，因此，局部区域内图形密度的差异可能会很大。

发明内容

本发明要解决的技术问题是提供一种利用冗余图形填充来调整图形密度的方法，其能更好地改善图形密度的均一性。

为解决上述技术问题，本发明的利用冗余图形填充来调整图形密度的方法，包括如下步骤：

(1)根据填充规则，得到芯片制备中某个图层的可填充区域；

(2)预设一组图形密度不等的填充图形；

(3)将该图层等分为多个的小块区域，并根据工艺要求，设定在填充完成后该图层的图形密度值要求，小块区域的最小图形密度值、最大图形密度值和相邻两个小块区域间的最大图形密度差值；

(4)计算上述各小块区域初始的图形密度值(CD0)；

(5)计算在上述各小块区域的可填充区域中，填入步骤(2)中所述的图形密度最大的填充图形后的小块区域的图形密度值(CM)；

(6)根据步骤(4)中计算的各小块区域的图形密度值、步骤(5)中计算的各小块区域的图形密度值以及两者的之间的图形密度差值，采用虚拟图形填充的方法依次调整每个小块区域的图形密度，使前后两次调整后各小块区域的图形密度差值小于预定数值，且整个图层最终的图形密度值在步骤(3)所设定的范围内；

(7)用步骤(2)中预设的填充图形，对各小块区域中的可填充区域进行填充，使填充后小块区域的图形密度值与步骤(6)所调整出的图形密度数值最接近。

采用本发明的利用冗余图形来调整图层的图形密度的方法，能够有效地避免填充图形的插入导致的图形密度不均匀问题，更好地改善局部区域图形密度的均一性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明的方法中切分为小块区域的示意图；

图2为本发明的利用冗余图形填充来调整芯片图形密度的方法流程图；

图3和图4为本发明的图形密度调整示意图。

具体实施方式

本发明的方法，为即将进行CMP工艺或刻蚀工艺的图层，设计出具有预定图形密度的填充图形方案，而后将此设计方案复制并制作到当前图层中，而后进行CMP工艺或刻蚀工艺。本发明的利用冗余图形填充来调整芯片图形密度的方法，包括如下步骤(见图2)：

(1)根据填充规则，得到芯片制备中某个图层(即为需要进行冗余图形填充的那个图层，如多晶硅层)的可填充区域。因为冗余图形的插入可能对芯片的电学性能有影响，因此可填充区域并不等于当前图层的空白区域，通常小于当前图层的空白区域。填充规则为填充图形的插入不能影响所制备的芯片的电学性能，这个是填充冗余图形中最重要的原则。例如多晶硅层(POLY)的冗余图形不能与有源区(AA)的图形相互叠加。在半导体业界，通常将冗余图形的插入后对电信号传输的影响小于5％作为冗余图形插入的标准。在具体实施中，该可填充区域可通过图层(layout)的形式给出。这个步骤与现有填充方法中的相同。