[发明专利]四方扁平无引脚封装及其制作方法

说明书

技术领域

本发明是涉及一种四方扁平封装(Quad Flat Package，QFP)，且特别是涉及一种四方扁平无引脚封装(Quad Flat Non-leaded package，QFN package)及其制作方法。

背景技术

半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流之一。

在四方扁平无引脚封装的制作方法中，先将多个芯片配置于引脚框架(lead frame)上。然后，通过多条焊线使这些芯片电性连接至引脚框架。之后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。最后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装。

发明内容

本发明提供一种四方扁平无引脚封装，其可减少生产成本且具有优选的制作良率。

本发明提供一种四方扁平无引脚封装的制作方法，其可减少生产成本且具有优选的制作良率。

本发明提出一种四方扁平无引脚封装，其包括引脚框架、芯片、封装胶体以及保护层。引脚框架包括芯片座及多个引脚，其中引脚围绕芯片座配置，且每一引脚具有下表面且下表面区分为接触区与非接触区。芯片配置于引脚框架上，且电性连接至引脚框架。封装胶体包覆芯片及引脚，且填充于引脚之间，其中封装胶体暴露出每一引脚的接触区与非接触区。保护层覆盖每一引脚的非接触区。

本发明提出一种四方扁平无引脚封装的制作方法，其中制作方法包括下述步骤。提供四方扁平无引脚封装体，其中四方扁平无引脚封装体的底面具有多个接触区与多个非接触区。形成保护层于非接触区上，以覆盖非接触区。

基于上述，相较于已知透过半蚀刻来定义出引脚的接触区，本发明的四方扁平无引脚封装的设计是透过保护层覆盖每一引脚的下表面的非接触区来定义出引脚的接触区。因此，本发明的保护层的设计可有效减少四方扁平无引脚封装的生产成本且具有优选的制作良率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明的实施例的一种四方扁平无引脚封装的剖面示意图。

图2A为本发明的实施例的一种四方扁平无引脚封装的剖面示意图。

图2B为图2A的四方扁平无引脚封装的仰视示意图。

图3A至图3G以剖面绘示本发明的实施例的一种四方扁平无引脚封装的制作方法。

附图标记说明

100：四方扁平无引脚封装体

100a、100b：四方扁平无引脚封装

110：引脚框架

112：芯片座

112a：底表面

114：引脚

114a：下表面

114a’：接触区

114a”：非接触区

120：芯片

130：封装胶体

132：底面

140a、140b：保护层

142：开口

150：第一焊线

160：第二焊线

170：粘着层

180：胶带

具体实施方式

图1为本发明的实施例的一种四方扁平无引脚封装的剖面示意图。请参考图1，在本实施例中，四方扁平无引脚封装100a包括引脚框架110、芯片120、封装胶体130以及保护层140a。

引脚框架110包括芯片座112及多个引脚114，其中芯片座112用以承载芯片120，而这些引脚114则是作为与芯片120与外界电性连接的接点使用。具体来说，这些引脚114围绕芯片座112配置。每一引脚114具有下表面114a，且下表面114a可区分为接触区114a’与非接触区114a”。

芯片120配置于引脚框架110的芯片座112上，且电性连接至引脚框架110的芯片座112与这些引脚114，其中芯片120是通过粘着层170而固定于芯片座112上。详细来说，在本实施例中，四方扁平无引脚封装100a可包括至少一第一焊线150(图1中仅示意地绘示两条)与至少一第二焊线160(图1中仅示意地绘示两条)，其中这些第一焊线150电性连接芯片120与所对应的引脚114，而这些第二焊线160电性连接芯片120与芯片座112。也就是说，芯片120是透过这些以引线接合技术所形成的第一焊线150与第二焊线160与引脚框架110的这些引脚114与芯片座112电性连接。