[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件，尤其涉及一种包括根据是否被熔断以存储数据信号的保险丝的半导体器件。

背景技术

在半导体集成电路装置(半导体器件)中针对各种用途使用保险丝程序电路。保险丝程序电路输出信号的状态根据保险丝元件的熔断/非熔断设定为固定不变。例如，为了对模拟电路的常数进行微调整(微调)而使用前述保险丝元件。具体而言，为调节晶体管元件的电流驱动力、基准电流源的供给电流量及/或基准电压源所生成的基准电压电平等，而对保险丝元件进行程序化(熔断/非熔断)。而且，为对电阻元件的电阻值进行微调整，也使用前述保险丝程序电路。

在半导体存储器中，为了用冗余单元置换不良单元，就需要将确定不良单元的不良地址程序化，为存储前述不良地址而使用保险丝程序电路。通过使用前述保险丝程序电路，则不管是模拟电路还是数字电路，都能够实现电路工作特性的最佳化。而且，还能够在半导体存储器中通过挽救不良单元以改善产品合格率。

在前述保险丝程序中，包括利用电流熔断保险丝元件的布线熔断型电保险丝元件的保险丝程序电路的结构，在专利文献1(日本公开特许公报特开2007-317882号公报)已有公开。在所述专利文献1所记载的结构中，利用多层金属布线层的上层布线形成保险丝，还形成包围所述保险丝的扩散防护壁。保险丝由铜(Cu)布线形成，用扩散防护壁抑制因熔断后的铜扩散所造成的切断不良的产生。

专利文献1：日本特开2007-317882号公报

发明内容

为了用小电流使前述的保险丝熔断，需要尽可能地形成细的保险丝。但存在的问题是，在100nm节点以下的制造工艺中，即使将孤立的铜布线即保险丝设计为最小线宽，保险丝实际上也会形成得比最小线宽粗。

即在前述制造工艺中进行OPC(Optical Proximity Correction：最佳化修正)。OPC是一种事先考虑到制造装置的分辨力不足而对原始图像进行修正的技术。在所述OPC技术中，在多个最小线宽的布线以最小间隔排列着的区域，曝光条件得到最佳化，孤立布线的分辨度会下降。因此，即使将孤立的铜布线即保险丝设计为最小线宽，实际上铜布线也会较粗地形成。

专利文献1所公开的发明中存在的另一个问题是，由于给每一个保险丝都设置了扩散防护壁，所以如果保险丝的数量增多，则平面布局面积就会增大。

因此，本发明的主要目的在于，提供一种能够缩小保险丝线宽的半导体器件。

本发明的另一主要目的在于，提供一种能够缩小布局面积的半导体器件。

本发明所涉及的半导体器件是一种具有多个金属布线层的半导体器件。所述半导体器件包括：保险丝，用多个金属布线层中最下层金属布线层以上的金属布线层中的第一铜布线形成，并根据是否熔断存储数据信号；虚拟保险丝，邻接保险丝而设，并用与保险丝在同一金属布线层中的第二铜布线形成；以及扩散防护壁，用多个金属布线层以包围保险丝及虚拟保险丝的方式形成，防止铜扩散。这里，保险丝及虚拟保险丝各自的布线宽度设定为由扩散防护壁围起的区域内的最小线宽，保险丝及虚拟保险丝之间的间隔设定为由扩散防护壁围起的区域内的最小间隔。

本发明所涉及的其他半导体器件是一种具有多个金属布线层的半导体器件。所述半导体器件包括存储器阵列，所述存储器阵列具有：多个保险丝，布置为多个行多个列，且各自根据是否熔断存储数据信号；多条字线，分别对应于多个行而设；多条位线，分别对应于多个列而设；以及晶体管，对应于各条保险丝而设，且栅极连接在所对应的字线上；其中，各条保险丝和与其对应的晶体管在保险丝电源节点和所对应的位线之间串联，各条保险丝用多个金属布线层中最下层金属布线层以上的金属布线层中的第一铜布线形成。所述半导体器件还包括：行解码器，根据行地址信号使多条字线中任意一条字线为选择电平，并导通对应于所述字线的晶体管；列解码器，根据列地址信号选择多条位线中的任意一条位线；写入电路，进行写入操作时，将事先决定的电压施加在保险丝电源节点和由列解码器选择的位线之间，以熔断所选择的保险丝；读出电路，进行读出操作时，检测电流是否在保险丝电源节点和由列解码器选择的位线之间流动，并将对应于检测结果的逻辑电平的数据信号进行输出；以及扩散防护壁，以至少包围多条保险丝的方式，并用与多条保险丝在同一金属布线层中的金属布线形成，防止铜扩散。

在本发明所涉及的半导体器件中，虚拟保险丝与保险丝相邻而设，保险丝及虚拟保险丝各自的布线宽度设定为最小线宽，保险丝及虚拟保险丝之间的间隔设定为最小间隔。因此，保险丝及虚拟保险丝的曝光条件得到最佳化，从而可形成最小线宽的保险丝。