[发明专利]P型DMOS器件及其制造方法无效
| 申请号： | 201010551341.X | 申请日： | 2010-11-19 |
| 公开（公告）号： | CN102468177A | 公开（公告）日： | 2012-05-23 |
| 发明（设计）人： | 赵秋森;邓小社 | 申请（专利权）人： | 无锡华润上华半导体有限公司;无锡华润上华科技有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 常亮;李辰 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | dmos 器件 及其 制造 方法 | ||
【权利要求书】：
1.一种P型DMOS器件制造方法，其特征在于，包括：
提供基底，所述基底包括本体层和外延层；
在所述外延层上形成厚度为的掩蔽层；
以所述掩蔽层为注入阻挡层在所述外延层内进行离子注入。
2.根据权利要求1所述的方法，其特征在于，所述掩蔽层的厚度为
3.根据权利要求1所述的方法，其特征在于，所述本体层为电阻率小于0.003ohm·cm的P型硅衬底。
4.根据权利要求1所述的方法，其特征在于，所述掩蔽层采用热氧化工艺形成。
5.根据权利要求3所述的方法，其特征在于，所述掩蔽层为二氧化硅。
6.根据权利要求3所述的方法，其特征在于，离子注入工艺中注入的离子为硼。
7.根据权利要求1～6任一项所述的方法，其特征在于，所述厚度为的掩蔽层阻挡注入的离子在所述外延层内的扩散，进而防止退火处理后衬底背面自掺杂。
8.一种P型DMOS器件，其特征在于，包括：
基底，所述基底包括本体层和外延层；其中，所述外延层包括由位于所述外延层上的厚度为的掩蔽层阻挡进行离子注入工艺而形成的离子注入层。
9.根据权利要求8所述的P型DMOS器件，其特征在于，所述掩蔽层的厚度为
10.根据权利要求8或9所述的P型DMOS器件，其特征在于，所述本体层为电阻率小于0.003ohm·cm的P型硅衬底。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华半导体有限公司;无锡华润上华科技有限公司，未经无锡华润上华半导体有限公司;无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010551341.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：距离推定装置、距离推定方法、集成电路、计算机程序
- 下一篇：改性沸石催化剂
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
