[发明专利]晶片及其处理方法和制造半导体装置的方法

说明书

本申请要求于2009年11月16日在韩国知识产权局提交的第10-2009-0110499号韩国专利申请的权益，该申请的公开通过引用全部包含于此。

技术领域

本公开的技术领域总体涉及半导体装置领域；更具体地讲，本公开的技术领域涉及具有多个半导体芯片的模块中的电连接领域。

背景技术

随着电子产品变得尺寸更小、密度更高且性能更好，半导体随着其组件和连接关系变得更加致密而相应地变得更小。这又引起在诸如印刷电路板的基底上堆叠有多个半导体芯片的多芯片封装件(MCP)的发展。这样产生了虽然尺寸小但是密度高、性能高的封装件。

然而，由于密度增加且尺寸减小，所以伴随着多芯片模块会带来问题。例如，在图1中，MCP包括安装在基底12上的第一半导体芯片10。第二半导体芯片14安装在第一半导体芯片10上，从而形成包括半导体芯片10、14的MCP。比芯片14大的芯片10包括诸如端子16、18的端子。芯片14也包括诸如端子20、22的端子。如所见到的，芯片14上的端子比芯片10上的端子更为紧密地隔开。两个芯片上的端子通过诸如键合引线28、30的键合引线电连接到形成在基底12上的诸如焊盘24、26的导电焊盘。当将上面的芯片和下面的芯片的端子电连接到MCP的基底上的焊盘时，上面的芯片的端子经常比下面的芯片的端子离基底更远且比下面的芯片的端子离基底高。结果，将上面的芯片的端子连接到MCP的基底焊盘的电连接件(例如，键合引线)经常较长，并且所述电连接件相对于基底形成的角度比将下面的芯片的端子连接到基底焊盘的电连接件相对于基底形成的角度大。而且，上面的芯片上的端子经常被更紧密地配置(deploy)在一起。所有上面的因素会组合产生连接上面的芯片的端子的键合引线可以彼此电短路的引线弯曲(wire sweeping)。此外，每条键合引线越长，引线将在制造过程中(例如，在包封引线时)折断的可能性越大。

除了这些问题之外，当端子如像在芯片14上一样紧密地在一起时，可以引线键合到基底的相邻的端子的数量也受到限制。如在图1中所见，因为键合引线的密度和长度限制了相邻引线键合连接件的个数，所以必须通常包括标号31表示的间隙。

因此，期望提供在MCP中的电连接件。

发明内容

在一个示例中，公开了一种处理晶片的方法，该方法包括以下步骤：提供半导体基底；在半导体基底的第一裸片区中形成包括第一电路的电路部并在半导体基底的第二裸片区中形成包括第二电路的电路部；形成与第一电路电通信的第一焊盘和与第二电路电通信的第二焊盘；在第一裸片区和第二裸片区的边界内形成导线，导线与第一电路和第二电路完全电隔离；在形成导线后，使第一裸片区与第二裸片区分离，以形成对应于第一裸片区的第一半导体芯片和对应于第二裸片区的第二半导体芯片。

在另一示例中，公开了一种晶片，所述晶片包括：在第一裸片区中设置的包括第一电路的电路部；在第二裸片区中设置的包括第二电路的电路部；跨过第一裸片区和第二裸片区延伸的导体，导体不与第一电路和第二电路电连接。

在又一示例中，公开了一种制造半导体装置的方法，该方法包括以下步骤：提供包括基底、第一电路和第一导体的晶片，其中，第一电路形成在基底上和/或形成在基底内，第一导体与第一电路完全电隔离；从晶片将至少第一芯片单片化，第一芯片包括第一导体的至少一部分和电路部，第一芯片的电路部基本上包括第一电路。

在又一示例中，公开了一种制造半导体装置的方法，该方法包括以下步骤：将第一芯片与第二芯片组合在多芯片封装件中；将第二芯片的焊盘电连接到第一芯片的第一导体，并将第一导体电连接到多芯片封装件的端子，其中，在第一芯片内，在第一导体与第一芯片的所有内部电路部之间没有电源、接地或信号连接。

在又一示例中，公开了一种制造半导体装置的方法，该方法包括以下步骤：提供具有多个裸片区的半导体器件晶片；在半导体器件晶片的裸片区中形成多个电路；在电路和半导体器件晶片上形成介电层；在介电层上并在裸片区中形成多个芯片焊盘，其中，裸片区中的芯片焊盘连接到位于所述裸片区中的电路；形成钝化层，形成钝化层的步骤包括在介电层和芯片焊盘上沉积钝化层，并将钝化层图案化，从而使裸片区的芯片焊盘的至少一部分暴露在所述裸片区中；在钝化层上形成多条导线，使得每个裸片区中的导线与位于所述每个裸片区中的电路隔离；在形成导线后将裸片区从半导体器件晶片分离，从而获得独立的半导体器件。