[发明专利]半导体器件及半导体器件的制造方法有效

专利信息
申请号: 201010552511.6 申请日: 2010-11-17
公开(公告)号: CN102074571A 公开(公告)日: 2011-05-25
发明(设计)人: 冈本直哉 申请(专利权)人: 富士通株式会社
主分类号: H01L29/00 分类号: H01L29/00;H01L29/812;H01L21/338
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 姜燕;陈晨
地址: 日本国神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 制造 方法
【说明书】:

相关申请的交叉引用

本申请基于在2009年11月17日递交的在先日本专利申请第2009-261830号并要求享有其优先权,通过参考将其全部内容合并于本申请中。

技术领域

本发明所讨论的实施例涉及一种半导体器件及半导体器件的制造方法。

背景技术

GaN为一种氮化物半导体,具有使得蓝光得以发出的带隙。例如,可通过使用InN或AlN形成GaN的混合晶体来控制GaN的带隙。因此,GaN用作用于发光的半导体器件,例如蓝光发光二极管或激光二极管。

由于GaN的介电强度高于Si或GaAs的介电强度,从而也期望可用GaN作为高压半导体器件(例如高电子迁移率晶体管(HEMT))。

因此,有必要提出一种具有良好电气特性的半导体器件及以简便工艺来制造所述半导体器件的方法。

发明内容

为克服现有技术的缺陷,根据实施例的一个方案,提供一种半导体器件,包括:复合半导体层,设置在衬底上方;多个源电极和多个漏电极,设置在所述复合半导体层上方;多个第一通路(via),每个所述第一通路被配置为穿通所述复合半导体层并耦合至所述多个源电极中相应的一个源电极;多个第二通路,每个所述第二通路被配置为穿通所述复合半导体层并耦合至所述多个漏电极中相应的一个漏电极;共源配线,被配置为耦合至所述多个第一通路并埋置在所述衬底中;以及共漏配线,被配置为耦合至所述多个第二通路并埋置在所述衬底中。

根据实施例的另一方案,提供一种半导体器件的制造方法,包括以下步骤:在衬底上方形成复合半导体层;在所述复合半导体层上方形成多个源电极和多个漏电极;在所述衬底中形成多个贯穿孔和一配线沟槽,所述多个贯穿孔被配置为穿通所述复合半导体层,所述配线沟槽被配置为耦合至所述多个贯穿孔;以及通过用金属埋置所述多个贯穿孔和所述配线沟槽,形成多个第一通路、一共源配线、多个第二通路以及一共漏配线,所述多个第一通路的每一个被配置为耦合至所述多个源电极中相应的一个源电极,所述共源配线被配置为耦合至所述多个第一通路,所述多个第二通路的每一个被配置为耦合至所述多个漏电极中相应的一个漏电极,所述共漏配线被配置为耦合至所述多个第二通路。

本发明能够简化半导体器件的制造工艺、降低成本及改善半导体器件的电气特性。

通过具体在权利要求中指出的元件及组合,将实现并获得本发明的目的和优点。

应当理解,如所宣称的那样,对本发明以上的一般描述及以下的详细描述均为示例性与说明性的,不应作为对本发明的限制。

附图说明

图1是示出根据第一实施例的半导体器件的实例的平面图;

图2A和图2B是示出根据第一实施例的半导体器件的实例的剖视图;

图3AA到图3AZ、以及图3BA到图3BK是示出根据第一实施例的半导体器件制造方法的实例的工艺剖视图;

图4是示出根据第一实施例的半导体器件的平面图,该半导体器件是在分割工艺之后获得的;

图5A和图5B是示出根据第一实施例的分割工艺的实例的剖视图;

图6是示出根据第一实施例的半导体器件的安装实例的剖视图;

图7是示出根据第一实施例的半导体器件的另一安装实例的剖视图;

图8A到图8E是示出根据第二实施例的半导体器件制造方法的实例的工艺剖视图;

图9A到图9F是示出根据第三实施例的半导体器件制造方法的实例的工艺剖视图;

图10A到图10C是示出根据第四实施例的半导体器件制造方法的实例的工艺剖视图;

图11是示出根据第四实施例的半导体器件的安装实例的剖视图;

图12A和图12B示出根据第五实施例的半导体器件的实例;以及

图13AA到图13AZ、以及图13BA到图13BL是示出根据第五实施例的半导体器件制造方法的实例的工艺剖视图。

具体实施方式

参见附图,在下文中详细描述本发明的实施例。

参见图1、图2A和图2B、图3AA到图3AZ、图3BA到图3BK、图4、图5A和图5B、图6以及图7,在下文中描述本发明的第一实施例。

图1、图2A和图2B示出根据第一实施例的半导体器件的实例。图1是半导体器件的平面图。图2A示出沿图1的点划线A-A′的剖面(在下文中称为截面A-A′);图2B示出沿图1的点划线B-B′的剖面(在下文中称为截面B-B′)。图1中的虚线表示当从半导体器件上方往下看时可能看不到的区域。图2A中的虚线表示在截面A-A′中可能未出现的部分。图2B中的虚线表示在截面B-B′中可能未出现的部分。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010552511.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top