[发明专利]双重图形化方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种双重图形化方法。

背景技术

半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。

当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。

图1至图4为现有技术中一种双重图形化方法的中间结构的剖面图。

参考图1，提供基底10，在所述基底10上形成介质层11，在介质层11上形成硬掩膜层12。在硬掩膜层12上形成第一光刻胶层，并对第一光刻胶层进行图形化，定义出第一图形13。

参考图2，以图形化的第一光刻胶层为掩膜，刻蚀硬掩膜层12，相应的第一图形13也转移到硬掩膜层12。

参考图3，形成第二光刻胶层，覆盖所述第一图形以及介质层11，对第二光刻胶层进行图形化，定义出第二图形14。

参考图4，以第一图形13和第二图形14为掩膜，刻蚀介质层11，将第一图形13和第二图形14定义的图形转移到介质层11。

上述双重图形化方法中，将刻蚀图形转化为相互独立的、密度较低的第一图形13和第二图形14，然后将其转移至介质层11上，使得每一次光刻胶的曝光图形的密度较小。但是，上述双重图形化方法的精度仍然无法满足进一步的工艺需求，由于曝光过程中光源波长的限制，使得每次曝光图形的线宽较大，影响器件的集成度。

关于双重图形化方法的更多详细内容，请参考专利号为6042998的美国专利。

发明内容

本发明解决的问题是图形化精度较低的问题，以减小图形的线宽，提高器件的集成度。

为解决上述问题，本发明提供了一种双重图形化方法，包括：

分别提供基底和压印模具，所述基底上形成有第一光刻胶层，所述压印模具具有第一图形；

使用所述压印模具对所述第一光刻胶层进行压印(imprint)，将所述第一图形转移至所述第一光刻胶层；

形成第二光刻胶层，覆盖所述压印后的第一光刻胶层；

对所述第二光刻胶层进行图形化，定义出第二图形。

可选的，所述使用所述压印模具对所述第一光刻胶层进行压印包括：使用所述压印模具对所述第一光刻胶层进行冲压；移除所述压印模具；对所述第一光刻胶层进行冻结(freeze)。

可选的，所述冻结包括对所述第一光刻胶曝光和/或烘焙。

可选的，所述对所述第二光刻胶层进行图形化包括：对所述第二光刻胶层进行曝光，定义出所述第二图形；对所述曝光后的第二光刻胶层进行显影。

可选的，所述双重图形化方法还包括：以所述压印后的第一光刻胶层和图形化后的第二光刻胶层为掩膜，对所述基底进行刻蚀。

可选的，所述基底的上形成有防反射层，所述第一光刻胶层位于所述防反射层上。

可选的，所述半导体基底上形成有硬掩膜层，所述防反射层位于所述硬掩膜层上。

可选的，所述双重图形化方法还包括：以所述压印后的第一光刻胶层和图形化后的第二光刻胶层为掩膜，对所述硬掩膜层进行刻蚀；以所述硬掩膜层为掩膜，对所述基底进行刻蚀。

可选的，所述硬掩膜层的材料为多晶硅、氧化硅、氮化硅、碳化硅或金属。

与现有技术相比，本发明具有以下优点：

本技术方案首先使用压印模具对第一光刻胶层进行压印，将第一图形转移至第一光刻胶层上，之后再在第一光刻胶层上形成第二光刻胶层，并对第二光刻胶层进行图形化，在第二光刻胶上定义出第二图形，由于使用压印模具进行压印，从而摆脱了光刻时曝光工艺的限制，有利于提高图形化的精度，减小图形线宽，提高集成度。

附图说明

图1至图4是现有技术双重图形化方法的中间结构的剖面图；

图5是本发明实施例的双重图形化方法的流程示意图；