[发明专利]用于数模转换器(DAC)的积分非线性(INL)和微分非线性(DNL)校正技术

说明书

优先权要求

本申请要求下述美国专利申请的优先权： 

·由Iskender Agi在2010年9月8日提交的题为“INTEGRATEDNON-LINEARITY(INL)AND DIFFERENTIAL NON-LINEARITY(DNL)CORRECTION TECHNIQUES”(集成非线性(INL)和微分非线性(DNL)校正技术)(代理人案卷号ELAN-01245US2)的美国专利申请No.12/877,904； 

·由Iskender Agi在2009年11月12日提交的题为“OFFLINE LINEARITYCORRECTION TECHNIQUE FOR DIGITAL-TO-ANALOG CONVERTERS(DACS)”(用于数模转换器(DAC)的离线线性校正技术)(代理人案卷号ELAN-01245US0)的美国专利申请No.61/260,801；以及 

·由Iskender Agi在2010年8月30日提交的题为“INL AND DNLCORRECTION TECHNIQUES FOR DIGITAL-TO-ANALOG CONVERTERS(DACS)”(用于数模转换器(DAC)的INL和DNL校正技术)(代理人案卷号ELAN-01245US1)的美国专利申请No.61/378,321，它们中的每一个通过用于结合于此。 

技术领域

本发明的实施例一般涉及数模转换器(DAC)、包括DAC的设备、以及与DAC一起使用以提供积分非线性(INL)校正和微分非线性(DNL)校正的方法。 

背景技术

如果当至数模转换器(DAC)的数字输入码的值增加时模拟输出始终增加，并且当至数模转换器(DAC)的数字输入码的值减小时模拟输出始终减小，那么数模转换器是单调的。换言之，对于输入码的每次增加，单调的DAC都具 有在相同方向上改变的输出。在DAC中，单调性质量是重要的，特别是在控制回路中使用DAC时。这是因为当在控制回路中使用非单调DAC时，该回路会卡住(例如，在局部最小处)，这会导致DAC始终在多个输入码之间触发。 

两个重要的DAC参数包括积分非线性(INL)和微分非线性(DNL)，它们定义如下。 

对于DAC而言，INL(通常称为“相对正确度”)是实际DAC传递函数与直线的偏差。在对偏移和增益误差取零之后，取决于实现直线可以是理想线、最佳拟合直线或在传递函数端点之间画出的线。 

对于DAC而言，微分非线性(DNL)是连续DAC码的理想输出响应和测量输出响应之间的差。理想的DAC响应具有确实分隔开一个码(例如，1个LSB(一个最低有效位))的模拟输出值，在该情况下DNL＝0。为了确保DAC是单调的，DAC必须具有小于1个最低有效位的负DNL。另一种说法，如果DNL始终大于-1，则保证DAC是单调的。 

用于提高DAC的线性的一种众所周知的技术是通过表征DAC对给定输入码确定最接近的输出电压，并且在查找表(LUT)中存储校正码。这个技术基本上取N位DAC，并且重新映射输入码以得到线性提高了的经截尾的N位DAC。该类型技术的一个挑战是对于通常情况下N的任何现实值LUT都是极大的。此外，INL最优化会导致小于-1.0的DNL值，从而产生非单调的DAC，如上所述这在控制回路的使用中是不合需要的。 

发明内容

在离线测试DAC以提高DAC的线性并确保DAC单调的期间，执行本发明的某些方法。根据一个实施例，这种方法可包括：确定适于接受N位数字输入码(例如，N＝16)的DAC的多个子分段的INL值，确定可以用于减小到一范围的INL值(从而提高DAC的线性)的第一组校正码，并且将该第一组校正码存储在与DAC相关联的非易失性存储器中，以使第一组校正码可在数模转换期间访问。此外，该方法可以包括：确定用于确定INL值的多个子分段的DNL值，确定可以用于确保DNL的所有值都＞-1的第二组校正码(从而确保DAC是单调的)，并且将第二组校正码存储在与DAC相关联的非易失性存储器中，以使第二组校正码可在数模转换期间访问。这可包括使用分辨率的M 个附加位(M是≥1的整数)来将2^N个可能的数字输入码中的至少一些(DAC可接受的)重新映射为2^N个以上可能的数字输出码，以确保DNL的所有值都＞-1。假定使用第一组校正码执行DNL校正，可以通过测量或计算DNL值来确定DNL值。