[发明专利]基于Farrow结构的可重构插值滤波器

权利要求书

1.一种基于Farrow结构的可重构插值滤波器，其特征在于：是基于Farrow结构的可选择使用分段抛物线法或者三次插值法两种方法之一进行一维插值计算的一种插值核函数的硬件实现。

2.根据权利要求1所述的基于Farrow结构的可重构插值滤波器，其特征在于：该可重构插值滤波器的外部接口包括六个输入端和一个输出端，所述六个输入端为一个内插偏移量d、四个参考点像素数据Data_in0、Data_in1、Data_in2、Data_in3和一个模式选择信号mode；一个输出端为插值点像素数据Data_out。

3.根据权利要求1所述的基于Farrow结构的可重构插值滤波器，其特征在于，该可重构插值滤波器的内部结构包括：11个加法器、3个乘法器、5个多路选择器、3个右移位器、1个左移位器和24个寄存器。其中，所述的输入端Data_in0分别与第一加法器(1)和第一多路选择器(2)相连；输入端Data_in1分别与第一寄存器(3)、第二多路选择器(4)、第二加法器(5)、第三加法器(6)和第四加法器(7)相连；输入端Data_in2分别与第一加法器(1)、第一多路选择器(2)和第三加法器(6)相连；输入端Data_in3分别与第二加法器(5)和第四加法器(7)相连；第一加法器(1)与第一右移位器(8)相连；第一右移位器(8)分别与第二多路选择器(4)、第三多路选择器(9)、第四多路选择器(10)和第五加法器(11)相连；第二加法器(5)、第二右移位器(12)和第六加法器(13)依次相连；第三加法器(6)与左移位器(14)相连；左移位器(14)分别与第三多路选择器(9)和第五加法器(11)相连；第四加法器(7)、第三右移位器(15)和第七加法器(16)依次相连；第一多路选择器(2)与第八加法器(17)相连；第二多路选择器(4)与第二寄存器(18)相连；第三多路选择器(9)、第八加法器(17)、第六加法器(13)和第三寄存器(19)依次相连；第五加法器(11)、第四多路选择器(10)、第七加法器(16)和第四寄存器(20)依次相连；输入端d与第五寄存器(21)相连；第五寄存器(21)分别与第一乘法器(22)和第六寄存器(23)相连；第四寄存器(20)、第一乘法器(22)、第七寄存器(24)和第九加法器(25)依次相连；第六寄存器(23)与第八寄存器(26)相连；第八寄存器(26)分别与第二乘法器(27)、第九寄存器(28)相连；第三寄存器(19)、第十寄存器(29)、第九加法器(25)、第十一寄存器(30)、第二乘法器(27)、第十二寄存器(31)和第十加法器(32)依次相连；第九寄存器(28)、第十三寄存器(33)和第三乘法器(34)依次相连；第二寄存器(18)、第十四寄存器(35)、第十五寄存器(36)、第十六寄存器(37)、第十加法器(32)和第十七寄存器(38)依次相连；第十七寄存器(38)分别与第五多路选择器(39)和第三乘法器(34)相连；第三乘法器(34)、第十八寄存器(40)和第十一加法器(41)依次相连；第一寄存器(3)、第十九寄存器(42)、第二十寄存器(43)、第二十一寄存器(44)、第二十二寄存器(45)、第二十三寄存器(46)、第十一加法器(41)、第二十四寄存器(47)和第五多路选择器(39)依次相连。