[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，且特别是涉及一种具有不规则有源区的半导体装置及其制造方法。

背景技术

一般而言，半导体基材单位面积中的晶体管有源区皆具有相同长度，以使此单位面积中所含的有源区为矩形，且每一有源区的长度即为矩形的长度。然而，图案化可能会在每一有源区中导致较高的角隅应力，且在每一有源区中及有源区旁的浅沟槽隔离(STI)中导致较高的应力。例如，浅沟槽隔离中的氧化物可在浅沟槽隔离中导致拉伸应力，及在有源区中导致压缩应力。再者，图案化通常使工艺更为困难(特别是蚀刻)，其可能是因为邻近的有源区之间有时具有不同的间距，造成不同的负载效应(loading effects)及化学反应，使有源区的尺寸或排列难以保持规则。

上述问题随晶体管尺寸微缩更显严重。此外，这些问题可能同时存在于平面场效应晶体管及鳍式场效应晶体管中，但在鳍式场效应晶体管中也较为严重。因此，业界所需的是一种解决上述问题及缺点的方法。

发明内容

为克服现有技术的缺陷，本发明提供一种半导体装置，包括：至少三个有源区，其中此至少三个有源区彼此紧邻，其中此至少三个有源区的纵轴相互平行，其中每一有源区各自包含一边缘与此有源区的纵轴相交(intersecting)，且此至少三个有源区的边缘形成一弧形。

本发明也提供一种半导体装置的制造方法，包含：提供一半导体基材；形成一光致抗蚀剂层于此半导体基材上；图案化此半导体基材上的此光致抗蚀剂层，以使用一光掩模来暴露出此半导体基材的一暴露部分，其中此光掩模包含一含曲线边缘的透明区域，且其中此曲线边缘定义此半导体基材的此暴露区域的一边缘；以及蚀刻此半导体基材的此暴露部分，以使此半导体基材的此暴露部分的此边缘定义有源区的边缘，其中每一有源区包含一与所对应的边缘相交的纵长。

本发明还提供一种半导体装置的制造方法，包含：提供一半导体基材；在此半导体基材上形成多个鳍；以及

图案化此些鳍以使每一鳍皆包含一边缘，且此些鳍的此些边缘形成一弧形。

本发明可减少图案中围绕有源区的浅沟槽隔离区所导致的应力。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A显示依照本发明一实施例的含晶体管有源区的半导体基材区的布局。

图1B显示依照本发明又一实施例的具有另一种边缘的有源区，其为图1A中的布局的一部分。

图2显示依照本发明一实施例的含具有有源区的鳍式场效应晶体管的半导体基材的立体图。

图3显示依照本发明另一实施例的含具有有源区的鳍式场效应晶体管的半导体基材的布局。

图4显示依照本发明另一实施例的含具有有源区的鳍式场效应晶体管的半导体基材的立体图。

图5A显示依照本发明一实施例的半导体基材的立体图。

图5B显示依照图5A所示的实施例中的半导体基材的剖面图。

图6A显示依照本发明一实施例的蚀刻工艺后的用于鳍式场效应晶体管的半导体基材。

图6B显示依照图6A所示实施例的半导体基材的剖面图。

图7A显示依照本发明一实施例的在沉积介电层后的半导体基材。

图7B显示依照图7A所示实施例的半导体基材的剖面图。

图8显示依照本发明一实施例的具有鳍及保护掩模的半导体基材的俯视图。

图9显示依照图8所示实施例的经蚀刻工艺后的基材的立体图。

图10显示依照本发明一实施例的具有鳍及切割掩模的半导体基材的俯视图。

图11显示依照图10所示实施例的经蚀刻工艺的基材的立体图。

图12显示依照图9或图11所示实施例的完成鳍式场效应晶体管制造的基材的剖面图。

【主要附图标记说明】

2、4、6、8、10、12、14、16、18、20、20’～有源区

22、24、26、28、30、32、34、36、38、40～有源区

50～半导体基材

52、54、56、58、60～有源区

62、64～栅极电极

66、68、70、72、74、76、78、80～鳍式场效应晶体管

82～隔离区

84、86、88～凸状弧形

150～半导体基材

152、154、156、158、160～有源区

162、164～栅极电极

166、168、170、172、174、176、178、180～鳍式场效应晶体管

182～隔离区