[发明专利]一种实现ATM多信元封装电路仿真的方法及网络处理器

说明书

技术领域

本发明涉及数据传输领域，具体的说，涉及一种实现ATM(Asynchronous Transfer Mode，异步传输模式)多信元封装电路仿真的方法及网络处理器。

背景技术

ATM技术的实质是电路交换和分组交换的综合。因此ATM技术具有很大的灵活性，任何时候都能按实际需要来占用资源；对特定业务，传送速率随信息到达的速率而变化，能够适应任何类型的业务，无论其速率高低、突发性大小、实时性要求和质量要求如何，都能提供满意的服务。但ATM高速网络会导致分组交换网络的带宽效率低下，主要是由于信元中继需要交换所有信元中继分组，因而会降低分组转发速率。即如果需要传输N个ATM信元，网络核心设备就要交换N个分组，耗费N个分组转发的带宽。但是，如果利用信元打包技术，将N个ATM信元打包到同一个分组之中，网络核心设备只需要交换一个分组，而且只需要耗费一个分组转发的带宽。因此，电信运营商多利用信元打包技术节约网络核心设备的分组转发带宽。

ATM多信元封装(又被称为信元串联)是一种能够将多个信元中继ATM信元封装到同一个分组中的机制。它让电信运营商能够克服信元中继传输所固有的带宽效率低下问题。请参阅图1，该图为现有技术中ATM多信元封装系统的结构框图，由图中可见，现有的ATM多信元封装系统包括信元打包FPGA(Field-Programmable Gate Array现场可编程门阵列)及硬件转发ASIC(Application Specific Integrated Circuit，专用集成电路)，在输入供应商边缘，将ATM信元发送到信元打包FPGA，信元打包FPGA会根据配置参数MNCP(Minimum Number Cell Packet最小信元打包数)和MCPT(Maximum Cell Packet Time最大信元打包计时器)实现多信元的分段与重组。信元打包FPGA会在MCPT超时之前，利用其FIFO(First Input First Out，先入先出)缓存将输入ATM信元排队组合为一个信元包，直到达到预定的信元包大小为止，同时为每个信元包分组生成一个序列号，将该信元包分组转发到硬件转发ASIC，硬件转发ASIC会进行报文封装并转发出去。现有技术中ATM多信元封装系统设计复杂而且价格昂贵，局限了其实际应用的场景。

现有技术中的网络处理器既具有通用处理器的低价格、高灵活性的特点，又具有ASIC的高速度和可扩展性特点，是具有多引擎并行处理的高速转发芯片，其可灵活实现二、三层转发功能，具有多引擎并行处理的特点可达到很高的转发速率。但也正因为如此，和绝大多数通用处理器一样，现有技术中的网络处理器没有FIFO机制无法实现多个数据包的保序，所以无法实现ATM多信元封装的电路仿真。

发明内容

本发明提供一种实现ATM多信元封装电路仿真的方法及网络处理器，用以解决现有技术中网络处理器没有FIFO机制无法实现对ATM多信元封装的问题。

本发明技术方案包括：

一种实现异步传输模式多信元封装电路仿真的方法，包括步骤：

A、提取进入到网络处理器的异步传输模式ATM信元的属性，确定每个ATM信元的出口并通过硬件锁锁住相应的出口；

B、将具有相同出口的ATM信元依次缓存在相同队列中；

C、在所述队列达到预设的发包条件时，解锁相应的出口，将所述队列中的ATM信元取出组成ATM载荷后通过所述出口转发出去。

进一步地，所述步骤A中，按照ATM信元的属性通过查出口表确定每个ATM信元的出口。

进一步地，所述预设的发包条件为：队列中的ATM信元数达到最小信元打包数或者超时计时器达到最大信元打包计时器的超时值。

进一步地，将所述队列中的ATM信元取出组成ATM载荷的具体过程为：

采用环回方式从所述队列中依次取出ATM信元组成ATM载荷，取信元时拒绝其他引擎访问该队列，信元取出后允许其他引擎访问该队列，在所述ATM载荷内的ATM信元数量达到最小信元打包数或所述队列为空时，将所述ATM载荷从所述出口顺序发送出去。

进一步地，所述取信元时，申请互斥信号量，将所述队列上锁，此时拒绝其他引擎访问该队列；信元取出后，释放互斥信号量，将所述队列解锁，此时允许其他引擎访问该队列。

一种实现异步传输模式多信元封装电路仿真的网络处理器，包括：