[发明专利]一种半导体器件及其形成方法有效
申请号: | 201010557270.4 | 申请日: | 2010-11-22 |
公开(公告)号: | CN102479801A | 公开(公告)日: | 2012-05-30 |
发明(设计)人: | 骆志炯;尹海洲;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/78;H01L21/336 |
代理公司: | 北京市立方律师事务所 11330 | 代理人: | 马佑平 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 及其 形成 方法 | ||
1.一种半导体器件,所述半导体器件形成于半导体衬底上,所述半导体器件包括栅极堆叠、沟道区和源漏区,所述栅极堆叠形成于所述沟道区上,所述沟道区位于所述半导体衬底中,所述源漏区嵌于所述半导体衬底中,所述源漏区包括侧壁和底壁,远离所述底壁的部分所述侧壁与所述沟道区之间夹有第二半导体层,所述底壁中至少远离所述侧壁的部分经第一半导体层接于所述半导体衬底,所述底壁和/或所述侧壁的剩余部分经绝缘层接于所述半导体衬底。
2.根据权利要求1所述的半导体器件,其特征在于:所述第一半导体层材料与所述半导体衬底材料和所述源漏区材料不同。
3.根据权利要求1所述的半导体器件,其特征在于:所述半导体衬底材料为Si时,所述第一半导体层材料为Si1-XGeX、Ge或Si:C中的一种或其组合。
4.根据权利要求1所述的半导体器件,其特征在于:所述绝缘层材料为半导体氧化物、半导体氮化物或高介电常数介质材料中的一种或其组合。
5.根据权利要求1所述的半导体器件,其特征在于:所述半导体衬底材料为Si时,所述第二半导体层材料为Si、Si1-XGeX、Ge或Si:C中的一种或其组合。
6.根据权利要求1所述的半导体器件,其特征在于:所述第一半导体层、所述绝缘层和/或所述第二半导体层的厚度为5nm-20nm。
7.一种半导体器件的形成方法,包括:
在半导体衬底上形成栅极堆叠,并以所述栅极堆叠为掩膜在所述半导体衬底中形成凹槽,所述凹槽具有侧壁和底壁;
顺序形成第一半导体层和源漏材料层,所述第一半导体层覆盖所述侧壁和所述底壁,所述第一半导体层材料与所述半导体衬底材料和所述源漏材料层材料不同;
去除部分所述第一半导体层,以形成第一缝隙,所述第一缝隙至少暴露所述侧壁;
以绝缘材料填充所述第一缝隙中部分区域,以形成第二缝隙,所述第二缝隙暴露靠近所述栅极堆叠的所述侧壁;
以第二半导体层填充所述第二缝隙。
8.根据权利要求7所述的方法,其特征在于,以绝缘材料填充所述第一缝隙中部分区域的步骤包括:
对所述半导体衬底执行钝化操作,以在所述第一缝隙中形成钝化层;
去除靠近所述栅极堆叠的所述钝化层。
9.根据权利要求8所述的方法,其特征在于:采用热氧化工艺执行所述钝化操作。
10.根据权利要求7所述的方法,其特征在于,以绝缘材料填充所述第一缝隙中部分区域的步骤包括:
以绝缘材料填充所述第一缝隙;
去除靠近所述栅极堆叠的所述绝缘材料。
11.根据权利要求10所述的方法,其特征在于:采用HARP工艺填充所述第一缝隙。
12.根据权利要求7所述的方法,其特征在于:所述半导体衬底材料为Si时,所述第一半导体层材料为Si1-XGeX、Ge或Si:C中的一种或其组合。
13.根据权利要求7所述的方法,其特征在于:所述绝缘材料为半导体氧化物、半导体氮化物或高介电常数介质材料中的一种或其组合。
14.根据权利要求7所述的方法,其特征在于:所述半导体衬底材料为Si时,所述第二半导体层材料为Si、Si1-XGeX、Ge或Si:C中的一种或其组合。
15.根据权利要求7所述的方法,其特征在于:所述第一半导体层的厚度为5nm-20nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010557270.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类