[发明专利]一种基于片上闪存的系统芯片JTAG调试控制方法

说明书

技术领域

本发明涉及系统芯片领域，尤其是一种系统芯片JTAG调试控制方法。

背景技术

系统芯片（SOC，System on Chip）是指在单个芯片上集成一个完整的系统。这一设计技术始于20世纪90年代中期。随着半导体工艺技术的快速发展，IC（Integrated Circuit，集成电路）设计者能够将越来越复杂的功能集成到单个硅片上，出现了集成电路（IC）向集成系统（IS，Integrate System）转变的趋势，SOC就是在这一转变下产生的。随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP（Intellectual Property，知识产权）核复用的设计方法，这一设计方法在SOC中得到广泛的应用。SOC能够充分的利用现有的设计积累，极大的提高了ASIC(Application Specified Integrated Circuit，专用集成电路)的设计能力，因此发展十分的迅速，并成为集成电路发展的必然趋势。

JTAG是Joint Test Action Group（联合测试行为组织）的简称。IEEE 1149.1 标准就是由 JTAG 这个组织最初提出的，最终由IEEE 批准并且标准化的。所以，IEEE 1149.1 这个标准一般也俗称 JTAG 调试标准。JTAG接口主要用于芯片的调试，还可以用于实现ISP（In-System Programmable，在线编程），对FLASH（闪存）等器件进行编程。

在 JTAG 调试当中，边界扫描是一个很重要的概念。边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上，所以被称为边界扫描寄存器。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，就可以观察和控制芯片上的输入和输出信号。对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载倒该管脚中去；对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器获取该管脚上的输出信号。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片，任意的读取和修改芯片内的寄存器以及数据成为可能。另外，芯片输入输出管脚上的边界扫描寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。

JTAG通过TAP（Test Access Port，测试访问口）来实现对边界扫描链的控制。在 IEEE 1149.1 标准里面，将寄存器分为两大类：数据寄存器(DR)和指令寄存器(IR)。边界扫描链属于数据寄存器中很重要的一种，用来实现对芯片的输入输出的观察和控制，数据寄存器还包括器件标识寄存器和旁路寄存器。而指令寄存器用来实现对数据寄存器的控制，例如可以为边界扫描链指定一个访问对象。

TAP 是一个通用的端口，通过 TAP 可以访问芯片提供的所有数据寄存器和指令寄存器。对整个 TAP 的控制是通过 TAP Controller（TAP控制器）来完成的。标准的TAP接口是四线：TMS（Test Mode Selection Input，测试模式选择输入）、TCK（Test Clock Input，测试时钟输入）、TDI（Test Data Input，测试数据输入）、TDO（Test Data Output，测试数据输出）。还有一根可选引脚TRST（Test Reset Input，测试复位输入）。 这些引脚的定义为：TCK为TAP的操作提供一个独立的，基本的时钟信号，TAP的一切操作都要通过这个时钟来驱动；TDI为测试数据输入，所有要输入到特定寄存器的数据都要通过TDI接口来一位一位的串行输入，这个输入也有TCK来驱动；TDO为测试数据输出，所有要从特定寄存器读取的数据都通过TDO一位一位串行的输出，这个过程需要通过TCK驱动；TMS为测试模式选择，用来控制TAP状态机的转换，通过这一信号可以控制TAP在不同状态之间转换，从而根据用户要求完成不同操作，该信号在TCK上升沿有效；TRST为测试复位线，通过这一信号可以对TAP状态机复位。