[发明专利]以并联LC作负载的电流注入式射频CMOS正交上混频器

说明书

技术领域

本发明涉及射频集成电路设计及信号处理技术领域，具体地说是一种工作于2.4-2.5GHz，以并联LC作负载的电流注入射频互补金属-氧化物半导体(CMOS)正交上混频器。

背景技术

近年来，个人通信和无线移动通信市场的不断膨胀，推动着无线收发机向低成本、低功耗、高集成度和小型化方向发展。使用CMOS工艺，实现RF系统和基带处理部分的单片集成是当前RF电路设计的趋势，减少片外元件数，从而降低功耗及成本，这在无线应用中很重要。1999年美国电气和电子工程师协会(IEEE)提出了WLAN 802.11x标准，将现有IEEE网络和移动通信网络相融合，实现快速无线互联。802.11g标准结合了802.11b与802.11a的优势，旨在为更常用的2.4GHz提供54Mbps高速数据传输。在发射机系统中，上混频器完成频谱从基带信号到射频的变换，使信号适合于在无线信道中传播，是非常重要的电路模块，它的性能直接影响射频发射器的性能。

一般描述射频发射机上混频器性能的主要参数有：噪声、功耗、转换增益、线性度以及输出匹配等。这些性能参数之间相互影响相互制约，因此如何寻求一个较好的这折衷方案来提高混频器各项性能参数成为设计的主要难点。附图1所示的是传统的双平衡吉尔伯特混频器，这种结构是一种被广泛采用的混频电路结构。双平衡混频器具有以下三个重要特性：提供了很高的LO、RF、IF之间的隔离度、中频直流耦合、对输入的响应与极性无关，对信号电压的极性失真是对称的。在实际的射频发射端的应用中，足够高的上混频器转换增益可以大大降低下级功率放大器的压力，但是在转换增益较大的情况下，通常要以牺牲线性度作为代价。

发明内容

本发明的目的是推出一种以并联LC作负载的电流注入射频CMOS正交上混频器，该混频器能够在较低电源电压下实现上混频功能，同时具有较高的转换增益和线性度，弥补了传统双平衡吉尔伯特混频器的不足。

本发明的目的是这样实现的：

一种以并联LC作负载的电流注入式射频CMOS正交上混频器，该混频器的结构含电源正端VDD、电源负端GND、第一偏置电压输入端口V_Bias1、第二偏置电压输入端口V_Bias2、第三偏置电压输入端口V_Bias3、第四偏置电压输入端口V_Bias4、零相位本地振荡信号输入端口V_LO0、90度相位本地振荡信号输入端口V_LO90、180度相位本地振荡信号输入端口V_LO180、270度相位本地振荡信号输入端口V_LO270、I支路差分正相基带信号输入端口V_IN0、I支路差分负相基带信号输入端口V_IN180、Q支路差分正相基带信号输入端口V_IN90、Q支路差分负相基带信号输入端口V_IN270、两个差分输出端口OUT1及OUT2，该混频器还包含有第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电感L1、第二电感L2、I支路I-Branch和Q支路Q-Branch，其中I支路和Q支路的结构完全相同且对称设置，每支路含有第一本地振荡信号输入端口VLOA、第二本地振荡信号输入端口VLOB、差分正相基带信号输入端口VINA、差分负相基带信号输入端口VINB、第一开关级偏置电流输入端口SWA、第二开关级偏置电流输入端口SWB、第一偏置电压输入端口VB1、第二偏置电压输入端口VB2、差分正相输出端口VOUT+、差分负相输出端口VOUT-及直流偏置电流端IBIAS，I支路的第一开关级偏置电流输入端口SWA接第一MOS管M1的漏极，I支路的第二开关级偏置电流输入端口SWB接第二MOS管M2的漏极，Q支路的第一开关级偏置电流输入端口SWA接第三MOS管M3的漏极，Q支路的第二开关级偏置电流输入端口SWB接第四MOS管M4的漏极，第一MOS管M1的栅极、第二MOS管M2的栅极、第三MOS管M3的栅极、第四MOS管M4的栅极都接第三偏置电压输入端口V_Bias3；第一MOS管M1的源极、第二MOS管M2的源极、第三MOS管M3的源极及第四MOS管M4的源极都接电源正端VDD；第一电容C1的一端、第三电容C3的一端和第一电感L1的一端连接I支路的VOUT+端，I支路的VOUT+端和Q支路的VOUT+端相连；第一电容C1的另一端和第一电感L1的另一端接电源正端VDD，第三电容C3的另一端接差分输出端口OUT1；第二电容C2的一端、第四电容C4的一端和第二电感L2的一端连接Q支路的VOUT-端，I支路的VOUT-端和Q支路的VOUT-端相连，第二电容C2的另一端和第二电感L2的另一端接电源正端VDD，第四电容C4的另一端接差分输出端口OUT2；I支路的VB1端和Q支路的VB1端接第一偏置电压输入端口V_Bias1；I支路的VB2端和Q支路的VB2端接第二偏置电压输入端口V_Bias2；I支路的VLOA端连接零相位本地振荡信号输入端口V_LO0，VLOB端连接180度相位本地振荡信号输入端口V_LO180；Q支路的VLOA端连接90度相位本地振荡信号输入端口V_LO90，VLOB端连接270度相位本地振荡信号输入端口V_LO270；I支路的VINA端连接零相位基带信号输入端口V_IN0，I支路的VINB端连接180度相位基带信号输入端口V_IN180；Q支路的VINA端连接90度相位基带信号输入端口V_IN90，Q支路的VINB端连接270度相位基带信号输入端口V_IN270；I支路的直流偏置电流端IBIAS和Q支路的直流偏置电流端IBIAS相连、接第五MOS管M5的漏极，第五MOS管M5的栅极接第四偏置电压输入端口V_Bias4，源极接电源负端GND；