[发明专利]一种高SFDR折叠内插模数转换器

说明书

技术领域

本发明属集成电路技术领域，具体涉及一种采用级联折叠内插器间开关“伪随机乱序”的高SFDR折叠内插模数转换器。

背景技术

传统的级联折叠电路的折叠内插模数转换器如图1所示，主要包括模拟信号输入端（1）、跟踪保持电路（2）、电压驱动电路（3）、电阻串参考电压 产生电路（4）、预放大电路阵列（5）、N级级联折叠电路（6）、内插电路（7）、比较器电路（8）和编码电路（9）。传统的级联折叠内插电路的折叠内插模数转换器如图2所示，主要包括模拟信号输入端（14）、跟踪保持电路（15）、电压驱动电路（16）、电阻串参考电压产生电路（17）、预放大电路阵列（18）、N级级联折叠内插电路（19）、比较器电路（20）和编码电路（21）。

折叠内插模数转换器中的模拟信号预处理过程可以等效为同一个模拟信号通过若干折叠内插信号通道，产生相邻的过零点供后端编码电路使用，由于各个通道间的失配，相邻过零点会产生一定的偏差造成量化非线性的产生，等效到整个模数转换器的无杂散动态范围的影响。理论分析如图8所示的，（49）（50）（51）分别表示三个折叠系数为3的折叠器的理想输出，（52）（53）分别表示相加折叠的理想输出和前两个折叠器输出的内插的理想输出。（54）表示参考电压的过零点。理想的输出的过零点在其相应的位置，没有任何偏移，但是实际电路中由于折叠内插电路中差分输入管的工艺偏差及尾电流失配导致增益偏差（56）和失调电压偏差（57）。如图9所示，实际输入曲线，其中（56）包含有增益偏差，（57）包含有失调电压偏差，这些导致（58）实际相加折叠输出过零点的偏移和（59）实际内插过零点的偏移。

传统普遍适用的解决方法是采用输入已知的测试向量原折叠内插信号路径或者是镜像的折叠内插信号路径中，在输出端采集相关信息通过检测电路进行反馈校正，这种校正方法一方面需要打断模数转换器的正常工作周期，另一方面还要额外增加冗余功耗，因此不适用于折叠内插模数转换器的实际应用。

发明内容

本发明的目的是提供一种可以平均化折叠内插信号路径之间的失配，提高折叠内插模数转换器SFDR的折叠内插模数转换器。

本发明提出了一种应用折叠内插电路级内和折叠内插电路级间开关的一种乱序逻辑，等效为将模拟预处理部分分为多条模拟信号路径，每次模拟信号的预处理过程都伪随机的循环选择不同的折叠内插信号路径进行，如此将各个信号路径之间的偏差平均化，有利于提高折叠内插模数转换器的无杂散动态范围（SFDR）。

本发明提出的整体折叠内插模数转换器架构，包括模拟信号输入端、跟踪保持电路、电压驱动电路、电阻串参考电压产生电路、预放大电路、N级包含级间开关乱序操作的级联折叠内插电路、比较器电路和编码电路。其中：

模拟输入信号在相同的时钟相位下由跟踪保持电路将信号采样到固定的保持电容上；保持信号与参考电压电阻串产生的参考电平作为预放大电路的输入信号，预放大电路的输出为保持信号与参考电平之间的差值放大信号；预放大电路的输出信号通过级间开关选择一个第一级折叠电路信号路径作为其输入信号，其中一些输出信号直接成为比较器的输入信号；第一级折叠电路的输出信号通过级间开关对应选择一个第一级内插电路信号路径作为其输入信号；第一级内插电路的输出信号通过级间开关选择一个第二级折叠电路信号路径作为其输入信号，其中一些输出信号直接成为比较器的输入信号；第二级折叠电路的输出信号通过级间开关对应选择一个第二级内插电路信号路径作为其输入信号；第二级内插电路的输出信号通过级间开关选择一个第三级折叠电路信号路径作为其输入信号，其中一些输出信号直接成为比较器的输入信号；依此类推，第N-1级内插电路的输出信号通过级间开关对应选择一个第N级折叠电路信号路径作为其输入信号，其中一些输出信号直接成为比较器的输入信号；第N级折叠电路的输出信号成为第N级内插电路的输入信号，第N级内插电路的输出信号作为比较器的输入信号；比较器的输出信号经过编码电路的编码后，得到模数转换器的二进制输出码。

对于N级级联折叠内插电路，每一级折叠内插电路的折叠系数为F，内插系数为F，预放大电路个数为N，每一级折叠放大器个数为X，每一级内插放大器个数为N。

折叠内插模数转换器具有如下特点：

（1）每级级联折叠内插电路包括位于该级折叠电路输入端的N1种状态的正向伪随机乱序逻辑开关，其中N1<=X;

（2）每级级联折叠内插电路包括位于该级内插电路输入端的N1种状态的反向伪随机解乱序逻辑开关；

（3）每级级联折叠内插电路包括折叠系数为F的折叠电路；