[发明专利]一种混合基2/4蝶型运算核

权利要求书

1.一种混合基2/4蝶形型运算核，其特征在于，包括复数乘法器（1、2、3）、复数加法器（4、5、6、7）、复数减法器（8、9、10、11）、与门（12、13、14、15、16）、二选一选择器（17、18、19、20、21）和复数相乘模块（22）；所述混合基2/4蝶形运算核可被动态配置成单个基4电路模式或两个并行基2电路模式。

2.如权利要求1所述的混合基2/4蝶形运算核，其特征在于，其进一步包括：复数输入端（A、B、C、D），旋转因子输入端（WP1、WP2、WP3），模式控制信号输入端（Mode）；所述复数输入端（A）连接复数加法器（4）的输入端和复数减法器（8）的输入端；所述复数输入端（B）连接二选一选择器（17）的“0”数据输入端和复数乘法器（2）的输入端；所述复数输入端（C）和旋转因子输入端（WP2）分别连接复数乘法器（1）的输入端；所述复数输入端（D）和旋转因子输入端（WP3）分别连接复数乘法器（3）的输入端；所述旋转因子输入端（WP1）连接与门（12）的输入端；所述模式控制信号输入端（Mode）连接与门（12）的输入端、二选一选择器（17、18、19）的“1”数据输入端以及二选一选择器（20、21）的“0”数据输入端。

3.如权利要求1所述的混合基2/4蝶形运算核，其特征在于，进一步包括复数输出端（outA，outB，outC和outD）；所述复数输出端（outA，outB，outC和outD）为二选一选择器（18、19、20、21）的输出端。

4.如权利要求1所述的混合基2/4蝶形运算核，其特征在于，当控制信号输入端（Mode）输入为0时，连通二选一选择器的“0”输入端，所述混合基2/4蝶形运算核被动态配置成两个并行基2电路模式；当控制信号输入端（Mode）输入为1时，连通二选一选择器的“1”输入端，所述混合基2/4蝶形运算核被动态配置成基4电路模式。

5.如权利要求4所述的混合基2/4蝶形运算核，其特征在于，在所述基2电路模式下，两个复数乘法器（1、2）、两个复数加法器（4、5）和两个复数减法器（8、9）参与运算。

6.如权利要求4所述的混合基2/4蝶形运算核，其特征在于，在所述基4电路模式下，三个复数乘法器（1、2、3）、四个复数加法器（4、5、6、7）和四个复数减法器（8、9、10、11）参与运算。