[发明专利]高速动态比较锁存器有效
申请号: | 201010567101.9 | 申请日: | 2010-11-30 |
公开(公告)号: | CN102035528A | 公开(公告)日: | 2011-04-27 |
发明(设计)人: | 李斌;武国胜 | 申请(专利权)人: | 四川和芯微电子股份有限公司 |
主分类号: | H03K19/003 | 分类号: | H03K19/003 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 610041 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速 动态 比较 锁存器 | ||
技术领域
本发明涉及一种比较锁存器,尤指一种高速、低失调的动态比较锁存器。
背景技术
高速动态比较锁存器因具有高速、低功耗、高输入阻抗及全摆幅输出的特点,而被广泛应用于高速数模转换器、传感放大器及数据接收器中。请参阅图1,高速动态比较锁存器通常由一前置放大单元A、一与该前置放大单元A相连的再生锁存单元B及一与该再生锁存单元B相连的锁存单元C三部分构成,该前置放大单元A用于将输入信号的差模进行放大后输入该再生锁存单元B,该再生锁存单元B利用正反馈对该前置放大单元A输出的放大的差模信号进行锁存,该锁存单元C将锁存的差模信号转化为全摆幅信号锁存输出。
请参阅图2及图3,图2为现有技术中高速动态比较锁存器的电路图,图3为采样时钟频率为5G时锁存器输出的波形图。
请参阅图2,INP/INN为一对差分输入信号,CLKP/CLKN为一对差分输入时钟信号,OUT为高速动态比较锁存器的输出端。该前置放大单元A包括一对输入场效应管M1与M2,一对时钟控制复位场效应管M4与M5,及一时钟控制场效应管M3。
该再生锁存单元B包括一对输入控制场效应管M7与M8,锁存场效应管M11、M12、M13与M14、及一时钟控制场效应管M0。
该锁存单元C包括一高电平锁存子单元及一低电平锁存子单元,该高电平锁存子单元由输入时钟信号CLKP控制的开关场效应管M6、场效应管M18与M17组成的反向器以及场效应管M20与M19组成的反向器首尾相接组成;该低电平锁存子单元由输入时钟信号CLKN控制的开关场效应管M21、场效应管M10与M16组成的反向器以及场效应管M9与M15组成的反向器首尾相接组成。
当时钟信号CLKP由低电平向高电平转换,时钟信号CLKN由高电平向低电平转换时,即时钟信号CLKP为上升沿,时钟信号CLKN为下降沿时,高速动态比较锁存器由复位模式向工作模式转换,前置放大单元A中由时钟信号CLKP控制的复位场效应管M4与M5关断,时钟信号CLKP控制的场效应管M3开启;再生锁存单元B中时钟信号CLKN控制的场效应管M0开启,再生锁存单元B由复位模式进入正反馈锁存模式,节点PB1与NB1仍然为低电平状态(PB1=0/NB1=0);锁存器C中由时钟信号CLKP控制的场效应管M6开启,高电平锁存子单元进入锁存状态;由时钟信号CLKN控制的场效应管M21关断,低电平锁存子单元进入保持状态,输出端OUT保持不变。
当时钟信号CLKP处于高电平状态,时钟信号CLKN处于低电平状态时,高速动态比较锁存器处于比较锁存模式,输入差分信号的差模被前置放大单元A放大后通过节点PA1控制再生锁存单元B的场效应管M7,通过节点NA1控制再生锁存单元B的场效应管M8;再生锁存单元B通过场效应管M7与M8注入与输入信号差模成比例的电流重建信号并最终将输入的差模锁存到相应状态;当再生锁存单元B重建状态建立后,即使差分信号INP/INN发生改变,再生锁存单元B的输出不再随之变化;锁存单元C中由时钟信号CLKP控制的场效应管M6开启,高电平锁存子单元进入锁存状态,NC1被锁存为当前再生锁存单元B的输出;由时钟信号CLKN控制的场效应管M21关断,低电平锁存子单元进入保持状态,输出端OUT保持前一状态不变。
当时钟信号CLKP由高电平向低电平转换并维持低电平状态,时钟信号CLKN由低电平向高电平转换时,高速动态比较锁存器由工作模式向复位模式转换,前置放大单元A中由时钟信号CLKP控制的复位场效应管M4与M5开启,时钟信号CLKP控制的场效应管M3关断,节点PA1与NA1被上拉到电源(PA1=1/NA1=1);再生锁存单元B中时钟信号CLKN控制的场效应管M0关断,由于节点PA1与NA1被上拉到电源,由节点PA1控制的场效应管M7开启,节点NB1被下拉到地,由节点NA1控制的场效应管M8开启,节点PB1被下拉到地;锁存单元中由时钟信号CLKP控制的场效应管M6关断,高电平锁存子单元进入保持状态,节点NC1保持再生锁存单元的前一工作模式时的输出;由时钟信号CLKN控制的场效应管M21开启,低电平锁存子单元进入锁存,输出端OUT为时钟信号CLKP高电平时再生锁存单元B的输出。
现有的高速动态比较锁存器存在以下不足:
1)再生锁存单元B的结构决定需要一对差分时钟,而且差分时钟之间的时序需要很精确匹配;随着高速系统时钟速率的不断提高,差分时钟的精确匹配在设计和物理层实现上面临着挑战;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川和芯微电子股份有限公司,未经四川和芯微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010567101.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:汽车ABS故障诊断仪
- 下一篇:一种用于电气试验的大型多功能环境模拟装置