[发明专利]时钟产生电路

说明书

技术领域

本发明涉及一种集成电路，尤指一种时钟产生电路。

背景技术

时钟产生电路是集成电路设计的重要部分，通常采用片外晶体或者晶振来提供精准的时钟源，但这增加了系统成本，因此设计精准的片内时钟产生电路十分有必要。

在传统的片内时钟产生电路中，多采用具有工艺、电压、温度等补偿的环形振荡器，或者采用RC震荡器。然而具有工艺、电压、温度等补偿的环形振荡器设计较复杂，技术难度也比较大，RC振荡器设计简单，但因为受电阻、电容的工艺偏差影响导致时钟频率的精度受限。

发明内容

鉴于以上内容，有必要提供一种结构简单，且时钟频率精度较高的时钟产生电路。

一种时钟产生电路，包括一第一电流源、一与所述第一电流源相连的电阻、一第二电流源、一与所述第二电流源相连的第一选通电路、一与所述第二电流源相连的第二选通电路、一与所述第一选通电路及所述第二选通电路相连的电容、一与所述第一电流源及所述电容相连的第一比较器、一与所述第一电流源及所述电容相连的第二比较器及一与所述第一比较器及所述第二比较器相连的RS触发器，所述RS触发器输出一时钟信号至所述第一选通电路的输入控制端及所述第二选通电路的输入控制端，当所述第一选通电路被选通时，所述第二电流源对所述电容进行充电，当所述第二选通电路被选通时，所述第二电流源对所述电容进行放电。

相对现有技术，本发明时钟产生电路结构简单，工艺偏差小，成本较低，且该时钟产生电路的时钟周期只与电容和电流比值有关，消除了电阻的影响因素，最大可能的提高了时钟精度。

附图说明

图1为本发明时钟产生电路较佳实施方式的原理结构图。

图2为本发明时钟产生电路较佳实施方式的电路图。

图3为本发明时钟产生电路另一种实施方式的电路图。

具体实施方式

请参阅图1，本发明时钟产生电路较佳实施方式包括一第一电流源I1、一第二电流源I2、一与该第一电流源I1相连的电阻R、一电容C、一与该电容C相连的第一比较器CMP1、一与该电容C相连的第二比较器CMP2、一与该第一比较器CMP1及该第二比较器CMP2相连的RS触发器、一与该第二电流源I2相连的第一选通电路及一第二选通电路。在本实施方式中，该第一电流源I1与成比例，其包括一第一电源端及一第一接地端，假设该第二电流源I2与成比例，其包括一第二电源端及一第二接地端，假设该第一电源端与该第二电源端均连接一电源端VD，该第一接地端与该第二接地端均连接一接地端VS；该第一选通电路为一第一开关T1；该第二选通电路为一第二开关T2，其中K₁与K₂为比例系数。

该电阻R的其中一端与该第一电源端及该第一比较器CMP1的一正相输入端相连，该电阻R的另一端与该第一接地端及该第二比较器CMP2的一反相输入端相连。该第一开关T1的一端与该第二电源端相连，另一端与该电容C的一端及该第一比较器CMP1的一反相输入端相连，该第二开关T2的一端与该第二接地端相连，另一端与该电容C的一端及该第二比较器CMP2的一正相输入端相连。该第一比较器CMP1的一输出端与该RS触发器的一输入触发端SB相连，该第二比较器CMP2的一输出端与该RS触发器的一复位端RB相连，该RS触发器的一输出端O输出一时钟信号CLK至该第一开关T1的输入控制端及该第二开关T2的输入控制端。