[发明专利]一种高性能可扩展公钥密码协处理器结构

权利要求书

1.一种高性能可扩展公钥密码协处理器结构，包含一个基本指令集、存储器映射接口电路、输入缓冲器电路、数据控制器电路、配置寄存器、基于有线状态机的指令译码单元、指令队列、指令执行控制器、模算术运算单元阵列、存储器控制器、寄存器文件等类型的内部存储单元和输出缓冲器电路，其特征在于：所述的基本指令集定义了公钥密码算法的核心运算和操作相应的指令；存储器映射接口电路分别与外部控制部件或系统、输入缓冲器电路及输出缓冲器电路相连，输入缓冲器电路分别与数据控制器电路、配置寄存器、指令队列相连，数据控制器电路与存储器控制器相连，配置寄存器分别与指令执行控制器和模算术运算单元阵列相连，基于有线状态机的指令译码单元分别与指令队列、指令执行控制器相连，指令执行控制器与模算术运算单元阵列相连，模算术运算单元阵列与存储器控制器相连，存储器控制器分别与寄存器文件等类型的内部存储单元和输出缓冲器电路相连，且所述的寄存器文件等类型的内部存储单元、基本指令集中的指令、配置寄存器是统一编址的。

2.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的存储器映射接口电路为高性能可扩展公钥密码协处理器对外接口电路，通过对所述存储器映射接口的读写正确接收外部控制部件或系统发送给高性能可扩展公钥密码协处理器的数据、指令和地址，并发送给输入缓冲器电路；或将输出缓冲器电路中存储的计算结果和内部工作状态的相应数据发送给高性能可扩展公钥密码协处理器外部的控制部件或系统；存储器映射接口电路负责对不同时钟域的数据进行同步处理。

3.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的输入缓冲器电路负责对接收来自存储器映射接口电路的指令进行第一级指令译码，通过对输入地址的比较以判断接收到的是指令是一般数据或是需要写入的配置寄存器数据。

4.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的配置寄存器存储对高性能可扩展公钥密码协处理器进行各种配置的系统参数，系统参数包括计算阵列参数、接口配置参数，并为指令执行控制器提供所需的接口配置参数，为模算术运算单元阵列提供所需的计算阵列参数。

5.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的基于有线状态机的指令译码单元对第一级译码后的指令进行第二级译码，基于有限状态机模型对多周期串行执行指令进行译码，并对指令执行进行有效控制。

6.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的指令队列为流水指令寄存器结构，存储多条流水执行指令，一旦基于有线状态机的指令译码单元空闲时就从指令队列中取指令，并将指令寄存器清空，以接收新的后续指令。

7.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的指令执行控制器为指令执行分配相应的模运算单元，并对多个模运算单元进行有效的调度，使指令执行时间最短。

8.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的模算术运算单元阵列包括a个双域可扩展Montgomery模乘单元SMM和b个双域可扩展模加减单元SMA，SMM和SMA的计算字长w根据应用需要进行配置：w典型值为8～128，w越大，电路的面积越大，完成计算所需要的周期数越小，因此可以根据实际电路要求的面积和速度选择合适的w值，并且SMM为多运算单元流水结构，其中运算单元个数e的典型值为2～20，SMM中运算单元的个数e直接决定SMM单元的面积和完成模乘运算所需要的时间，e越大，SMM面积越大、模乘运算的时间越小，且消耗的功耗越大，可以根据应用的不同性能需求、功耗要求以及实现成本需求等进行配置，a、b分别为不等于零的自然数。

9.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的存储器控制器对来自数据控制器电路和模算术运算单元阵列的访问存储器的请求进行仲裁；所述的寄存器文件等类型的内部存储单元最多具有8读4写共12个存储器访问端口。

10.根据权利要求1所述的高性能可扩展公钥密码协处理器结构，其特征在于：所述的输出缓冲器电路与存储器控制器相连接，将从寄存器文件等类型的内部存储单元中读出的数据以稳定有效的方式送到存储器映射接口电路的对外数据总线上。