[发明专利]栅极氧化层的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种栅极氧化层的形成方法。

背景技术

集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体(Metal Oxide Semiconductor，简称MOS)。集成电路自发明以来，其在性能和功能上的进步是突飞猛进的，并且MOS器件的几何尺寸一直在不断缩小，目前其特征尺寸已经进入纳米尺度。

在MOS器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源极、漏极间的沟道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高出许多倍的速度，因此动能很大，这些电子被称为热电子，所述热电子会向栅介质层注入，从而引起热电子效应(hot electroneffect)。该效应属于器件的小尺寸效应，所述效应会引起栅电极电流和半导体衬底电流，影响器件和电路的可靠性。

上述热电子效应是影响MOS器件寿命(TTF)的一个关键因素：热电子效应越弱，器件寿命越长；反之，热电子效应越明显，器件寿命越短。为了提高MOS器件寿命，需要抑制热电子效应。对于NMOS器件，热电子效应尤为突出。因为NMOS的主要载流子是电子，而PMOS的主要载流子是空穴，与空穴比较，电子更容易跃过半导体衬底与栅介质层之间的界面势垒，从而使得电子更容易注入栅介质层，造成对栅介质层的伤害。

公开号为CN1393935A的中国专利申请中提供了一种具有口袋(pocket)掺杂结构的NMOS器件，一定程度上抑制了热电子效应。所述结构如图1所示，包括：提供半导体衬底001，在所述半导体衬底001上注入硼离子，形成P型阱002和沟道区(图中未标示)；在所述半导体衬底001表面上依次形成栅极氧化层003和栅电极004，所述栅电极004两侧的半导体衬底为源区和漏区；在所述源区和漏区内注入铟离子，以形成口袋区域005；继续在所述源区和漏区内注入磷离子，形成轻掺杂区006；在栅介质层003和栅电极004的两侧形成侧壁007；最后，对所述源区和漏区进行深掺杂，以形成源极008和漏极009。

现有技术的改进主要是集中于源漏结的改进，如上述采用轻掺杂源漏(LDD)等。上述改进将有效降低沟道区漏端电场，减少被激发的载流子，从而改善热电子效应。但是这些改进并不涉及减少载流子在氧化层中捕获几率，即如何有效改善栅极氧化层中的界面态，主要减少所述栅极氧化层内的界面陷阱，以抑制热电子效应。

发明内容

本发明解决的问题是提供一种栅极氧化层的形成方法，以改善现有技术形成的半导体器件的热电子效应。

为解决上述问题，本发明提供一种栅极氧化层的形成方法，包括：

提供衬底，采用热氧化工艺在所述衬底上形成栅极氧化物层，其中，所述热氧化工艺为至少包含有氘气的混合气体。

可选的，所述氘气的流量范围为1slm～10slm。

可选的，所述热氧化环境中包含有氘气和氧气。

可选的，所述热氧化环境中包含有氘气和氧化亚氮。

可选的，所述热氧化环境的温度范围为650～1100℃，腔室压力0.5～780Torr，反应时间约为3～90秒。

可选的，还包括对所述栅极氧化物层进行氮化。

可选的，对所述栅极氧化物层进行氮化后，还包括对所述栅极氧化物层进行退火。

可选的，所述退火氛围中至少包含有氘气。

可选的，所述氘气的流量范围为1slm～10slm。

可选的，所述退火温度为900～1100℃。

与现有技术相比，上述方案具有以下优点：本发明通过在热氧化环境中引入氘气，用于饱和位于界面态内的硅悬挂键，以形成的硅-氘键，或者取代硅氢键的氢，以形成硅氘键。在半导体工艺中，所述硅-氘键不易因外部的应力造成所述硅-氘键的断裂，减少硅悬挂键，进一步减少位于栅极氧化层内的界面缺陷，抑制热电子效应；

进一步地，在热氧化工艺后的退火环境中引入氘气，用于饱和位于界面态内的硅悬挂键，以形成的硅-氘键，或者取代硅氢键的氢，以形成硅氘键。在半导体工艺中，所述硅-氘键不易因外部的应力造成所述硅-氘键的断裂，减少硅悬挂键，进一步减少位于栅极氧化层内的界面缺陷，抑制热电子效应。

附图说明

图1为现有技术半导体器件结构示意图。

图2为本发明一个实施例的栅极氧化层形成方法流程示意图。

图3至图8为本发明一个实施例的栅极氧化层形成方法结构示意图。

具体实施方式