[发明专利]具有可调整反偏压的感测放大器电路及其操作方法

说明书

技术领域

本披露涉及一种感测放大器，尤其涉及具有可调整反偏压的感测放大器及其操作方法。

背景技术

用于动态随机存取存储器(DRAM)且具有位元线预充电到一半的操作电压VDD的传统感测放大器中，在感测期间栅极过驱动电压是相当小，特别是在28纳米工艺以及28纳米以下的半导体工艺科技会减缓感测速度。众所周知，栅极过驱动电压是晶体管的栅极-源极电压(例如，电压VGS)与临界电压(例如，电压Vt)之间的电压差。在一些方法之中，不用超低临界电压(ULVt，ultra-low threshold voltage)装置，感测可能无法达到特定速度需求及/或可能需要增加制造成本的额外掩模。

发明内容

为了解决现有技术的问题，本发明提供一种可调整反偏压的感测放大器电路，包括：一感测电路，包括：一对一第一形态晶体管；一对一第二形态晶体管；该第一形态晶体管的每个串联该第二形态晶体管的一个；以及至少一个一第一节点或一第二节点，该第一节点具有一第一电压且耦接该第一形态晶体管的每个基板；以及该第二节点具有一第二电压且耦接该第二形态晶体管的每个基板。

本发明还提供一种操作可调整反偏压的感测放大器电路的方法，包括：设定一第一位元线、一第二位元线、一第一电源供应线及一第二电源供应线到一第一电压电平；使能耦接该第一位元线的一存储胞以与该第一位元线共用电荷，借此发展该第一位元线及第二位元线之间的一电压差；变化在一感测对的一对晶体管的基板的一电压电平到一第一基板电平，借此变化该对晶体管的一临界电压；设定该第一电源供应线与该第二电源供应线到一第一供应电平及一第二供应电平，借此发展电压差；以及变化该对晶体管的该基板的该电压电平到一第二基板电平。

本发明提供一种可调整反偏压的感测放大器电路，包括：一对数据线，具有一第一数据线及一第二数据线；一感测对，包括：一第一PMOS晶体管，具有一第一PMOS源极、一第一PMOS漏极；一第一PMOS栅极以及一第一PMOS基板；一第二PMOS晶体管，具有一第二PMOS源极、一第二PMOS漏极；一第二PMOS栅极以及一第二PMOS基板；一第一NMOS晶体管，具有一第一NMOS源极、一第一NMOS漏极；一第一NMOS栅极以及一第一NMOS基板；一第二NMOS晶体管，具有一第二NMOS源极、一第二NMOS漏极；一第二NMOS栅极以及一第二NMOS基板；该第一PMOS栅极耦接该第一NMOS栅极与该第一数据线；该第一PMOS漏极耦接该第一NMOS漏极与该第二数据线；该第二PMOS栅极耦接该第二NMOS栅极与该第二数据线；该第二PMOS源极耦接该第二NMOS漏极与该第一数据线；一操作电压源，耦接该第一PMOS源极与该第二PMOS源极；一接地电压源，耦接该第一NMOS源极与该第二NMOS源极；一第一节点，具有一第一电压且耦接该第一PMOS基板与该第二PMOS基板；一第二节点，具有一第二电压且耦接该第一NMOS基板与该第二NMOS基板；以及一存储胞，耦接该对数据线的一数据线。

本发明不需要ULVt装置也能达到特定速度需求且不需要增加制造成本的额外掩模。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附附图，详细说明如下。

附图说明

图1为一示意图显示依据本发明实施例的用于存储胞的感测放大器的示范例的电路；

图2为一流程图依据实施例说明操作图1的电路的方法；

图3为一波形图根据实施例说明图1的电路的操作；

图4为一示意图显示依据本发明实施例的用于存储胞的感测放大器的示范例的电路；以及

图5为一示意图显示依据本发明实施例的用于存储胞的感测放大器的示范例的电路。

其中，附图标记说明如下：

100、400、500～电路；

N1...N6～晶体管；

MC～存储胞；

P1...P2～晶体管；

PWPRT～读写端口；

SENPAIR～感测对；

SENAMP～感测放大器；

S205、S210、S215、S220～步骤；

具体实施方式