[发明专利]硬掩模材料

说明书

技术领域

本发明涉及用于半导体处理的硬掩模薄膜。本发明还涉及形成所述薄膜的方法和装置。

背景技术

在光刻图案化期间，例如在镶嵌式工艺(Damascene process)的沟槽和/或通孔形成期间，常使用硬掩模薄膜作为牺牲层。在镶嵌式处理中，通常将硬掩模薄膜沉积至需要图案化的电介质层上。将光致抗蚀剂层沉积在硬掩模薄膜上方(在硬掩模与光致抗蚀剂之间沉积有可选抗反射层)，并且根据需要对光致抗蚀剂进行图案化。通常使用激光来对准图案与下伏结构，并且因此硬掩模在用于对准的波长下应实质上透明。在对光致抗蚀剂进行显影后，移除图案下暴露的硬掩模薄膜，并蚀刻暴露的电介质，从而形成具有所需尺寸的凹陷特征。剩余硬掩模用于保护所述在蚀刻过程期间需要保留的电介质部分。因此，硬掩模材料应相对于电介质具有良好的蚀刻选择性。通常采用使用卤素基等离子体化学物质的反应性离子蚀刻(RIE)来进行电介质蚀刻。

然后用诸如铜等导电材料来填充所蚀刻的凹陷特征，从而形成集成电路的导电通路。通常，在填充凹陷特征后，自部分已制成的半导体衬底完全移除硬掩模材料。

当前在本申请案中通常使用通过物理气相沉积(PVD)沉积的氮化钛作为硬掩模材料。在美国专利第6,455,409号和美国专利第6,506,692号中也已报导使用碳化硅作为硬掩模材料。

发明内容

本发明提供具有改良特性的硬掩模薄膜和其制造方法。在光刻应用中，需要具有低应力的硬掩模材料，因为压缩或拉伸应力高的材料会使衬底上的硬掩模薄膜压曲或脱层，并由此使光刻术中的图案对准变差。除了低应力以外，硬掩模材料应具有高硬度和/或高杨氏模量(Young’s modulus)以充分保护下伏材料，因为硬度和模量通常与高蚀刻选择性密切相关。

此低应力与高硬度(或高模量)的组合尤其难以达成，因为越硬的材料通常压缩应力越高。例如，常用的氮化钛是相对较硬的材料，其压缩应力大于约1,000MPa。使用所述高压缩硬掩模(尤其与过低k软电介质(k＝2.8和更低)一起使用，并且尤其用于界定较高长宽比的特征(例如长宽比为2∶1和更高的特征))会造成对准较差，并且会使所形成结构出现不期望蠕动。一般来说，碳化硅可具有宽范围的物理特性，并且除非使用本发明特殊沉积工艺来制备，否则其不会同时具有低应力和高硬度。

在本发明一些方面中，提供具有低应力和高硬度的硬掩模材料。在一些实施例中，薄膜的硬度为至少约12GPa，优选地为至少约16GPa，例如至少约20GPa，并且应力介于约-600MPa与600MPa之间，例如介于约-300MPa与300MPa之间，最优选地介于约0MPa与300MPa之间。薄膜通常实质上不含金属并且包含选自由以下各项组成的群组的材料：高硬度低应力的经掺杂或无掺杂碳化硅、Si_xB_yC_z、Si_xB_yN_z、Si_xB_yC_zN_w、B_xN_y和B_xC_y。这些材料可通过等离子体增强的化学气相沉积(PECVD)和其它基于CVD的工艺来形成。所提供硬掩模可用于前端及后端半导体处理应用中的多种光刻方案中。本文中阐述提供低应力高硬度特性的沉积条件。还提供与这些特性相关的薄膜结构特征。