[发明专利]一种球型光栅阵列IC芯片封装件及其生产方法

权利要求书

1.一种球型光栅阵列IC芯片封装件，包括基板和基板上设置的封装体，基板下面设置有多个焊球，其特征在于，所述基板为基板载体（1），基板载体（1）采用无样本工程设计与分析系统，由多层BT基板组成，基板载体（1）背面设置有多个电镀UBM，该多个电镀UBM间的节距为1，0，0.75，0.65，0.50，0.45；所述封装体为单芯片封装的封装体、双芯片封装的封装体、双层堆叠封装的封装体或双芯片堆叠封装的封装体。

2.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述BT基板的厚度为0.3mm～1.0mm。

3.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述单芯片封装的封装体包括设置于基板载体（1）上的第一IC芯片（3）和两基板正面焊盘（4），第一IC芯片（3）通过第一粘片胶（2）与基板载体（1）相粘接，第一IC芯片（3）通过第一键合线（5）与基板正面焊盘（4）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）均粘接有焊球（6）；基板载体（1）的上面覆盖有塑封体（7）。

4.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双芯片封装的封装体包括并排依次设置于基板载体（1）上的一块基板正面焊盘（4）、第一IC芯片（3）、第二IC芯片（8）和另一块基板正面焊盘（4），第一IC芯片（3）和第二IC芯片（8）分别通过第一粘片胶（2）与基板载体（1）粘接；第一IC芯片（3）和第二IC芯片（8）通过第一键合线（5）分别与相邻的基板正面焊盘（4）相连接，第一IC芯片（3）和第二IC芯片（8）通过第三键合线（12）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均通粘接有焊球（6），基板载体（1）的上面覆盖有塑封体（7）。

5.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双层堆叠封装的封装体包括设置于基板载体（1）上的第一IC芯片（3）和两基板正面焊盘（4），第一IC芯片（3）通过第一粘片胶（2）与基板载体（1）粘接；第一IC芯片（3）通过第二粘片胶（10）粘接有第三IC芯片（11）；第一IC芯片（3）和第三IC芯片（11）分别通过键合线与两基板正面焊盘（4）相连接，第一IC芯片（3）和第三IC芯片（11）通过第四键合线（13）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均粘接有焊球（6），基板载体（1）上面覆盖有塑封体（7）。

6.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双芯片堆叠封装的封装体包括基板载体1，并排依次设置于基板载体（1）上的一块基板正面焊盘（4）、第一IC芯片（3）、第二IC芯片（8）和另一块基板正面焊盘（4），第一IC芯片（3）和第二IC芯片（8）分别通过第一粘片胶（2）与基板载体（1）相粘接；第一IC芯片（3）通过第二粘片胶（10）粘接有第三IC芯片（11）；第二IC芯片（8）通过第二粘片胶（10）粘接有第四IC芯片（14）；第一IC芯片（3）和第二IC芯片（8）通过键合线分别与相邻的基板正面焊盘（4）相连接，第一IC芯片（3）通过第四键合线（13）与第三IC芯片（11）相连接，第三IC芯片（11）通过第三键合线（12）与第四IC芯片（14）相连接，第四IC芯片（14）通过第四键合线（13）与第二IC芯片（8）相连接，第四IC芯片（14）通过第二键合线（9）与一块基板正面焊盘（4）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均粘接有焊球（6），基板载体（1）的上面覆盖有塑封体（7）。

7.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述基板背面焊盘（15）设置于基板载体（1）的电镀UBM上，且为一一对应。

8.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述第一粘片胶（2）采用导电胶或绝缘胶。

9.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述第二粘片胶（10）采用绝缘胶或DAF膜。

10.一种权利要求1所述球型光栅阵列IC芯片封装件的生产方法，其特征在于，该方法按以下步骤进行：

步骤1：制作基板载体1

采用多层BT基板叠层制成基板载体，将整条基板载体分成4个矩阵式单元，该基板载体设计采用无样本工程设计与分析系统，各层有机基板间预埋多层布线和通孔；该基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；该基板载体的背面设置有多个电镀UBM；该多个电镀UBM间的节距为1.0,0.75,0.65,0.50,0.45，基板载体的背面还设置有阻焊剂和无数条布线有； 

步骤2：晶圆减薄

对于单芯片封装和双芯片封装，采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度100μm/分～150μm/分，精磨速度15μm/分～25μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm；的芯片；

对于双层堆叠封装和双芯片堆叠封装，采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度100μm/分～130μm/分，精磨速度15μm/分～20μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度80μm/分～120μm/分，精磨速度13μm/分～18μm/分，制得厚度75μm～120μm，粗糙度Ra0.05μm～0.08μm，平整度±15μm该上层芯片； 

步骤3：划片

对于单芯片封装和双芯片封装，使用DFD6361划片机，采用普通BGA和PQFP划片工艺对步骤2制得的用于平面封装的晶圆进行划片；

对于双层堆叠封装和双芯片堆叠封装，采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；划片过程中防止碎片；

步骤4：上芯

对于单芯片封装和双芯片封装，取步骤1制得的基板载体，在该基板载体上涂覆粘低膨胀系数低吸水性的导电胶或绝缘胶，采用普通BGA和PQFP的上芯工艺粘接IC芯片，采用防离层烘烤工艺在150℃～5℃的温度下烘烤3小时～3.5小时；

对于双层堆叠封装和双芯片堆叠封装，

当下层芯片的长和宽与上层芯片的长和宽分别大于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片；

当下层芯片的长和宽与上层芯片的长和宽分别小于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片，采用防离层烘烤工艺175℃±5℃温度烘烤1小时；

步骤5：采用现有工艺对上芯后的基板载体进行等离子清洗；

步骤6：压焊

对于单芯片封装和双芯片封装，采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线； 

对于双层堆叠封装和双芯片堆叠封装，先对下层芯片进行压焊，然后，采用现有工艺进行等离子清洗，在该下层芯片上点QMI538NB绝缘胶或DAF膜，将上层芯片粘接在该下层芯片上，采用防离层固化工艺，在150℃～155℃的温度下固化烘烤3小时～3.5小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；

步骤7：塑封

对于单芯片封装和双芯片封装，采用膨胀系数a1≤1、粘度≥8000cp的环保塑封料，170℃～180℃温度采用多段注塑模型软件控制工艺进行塑封，控制冲线率≤8%，塑封后在150℃～160℃温度下烘烤5小时～5.5小时，进行后固化；

对于双层堆叠封装和双芯片堆叠封装，选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，170～180℃温度采用多段塑封注塑模型软件控制工艺进行塑封，采用防翘曲固化工艺，控制翘曲度在工艺要求范围内；

步骤8：植球

先检测回流焊炉温，当炉温为260℃±5℃时，采用AU800植球机在塑封后的基板载体的背面焊盘上印刷WF-6400助焊剂，然后将球径0.25mm～0.6mm的M705锡球放置在该焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，检测后，在回流焊炉中进行回流焊；采用BL-370水清洗机清洗，进行锡球推力检测和离子污染度测试；

步骤9：采用现有打印工艺进行打印；

步骤10：将打印后的塑封件进行切割，剔除外观不合格的切割件，外观合格的切割件入盘；

步骤11：对入盘的切割件进行测试，剔除不合格品，合格品即为制得的球型光栅阵列IC芯片封装件。