[发明专利]浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种浅沟槽隔离结构的形成方法。

背景技术

MOS晶体管等半导体器件的有源区(active area)之间大多采用浅沟槽隔离结构(STI，Shallow Trench Isolation)进行隔离。随着半导体工艺进入深亚微米时代，浅沟槽隔离结构的尺寸也相应的减小，其深宽比越来越大，在形形成浅沟槽隔离结构的过程中，为了提高填充性，一般采用高密度等离子化学气相沉积(HDPCVD)进行介质填充。

图1至图4示出了现有技术的一种浅沟槽隔离结构的形成方法。

参考图1，提供半导体衬底10，所述半导体衬底10上依次形成有衬垫层11和硬掩膜层12，所述衬垫层11的材料一般为氧化硅，所述硬掩膜层12的材料一般为氮化硅。对所述硬掩膜层12进行图形化，并以所述硬掩膜层12为掩膜，对所述衬垫层11和半导体衬底10进行刻蚀，形成沟槽13。

参考图2，在所述沟槽中填充介质材料，填充过程包括：首先以较低的沉积速率对所述沟槽进行预填充，形成填充介质层14，填充介质层14的表面与所述硬掩膜层12的表面相接近，略高或略低于所述硬掩膜层12的表面，较低的沉积速率可以提高沟槽的填充性，避免出现空隙等缺陷；之后以较快的沉积速率对所述沟槽进行完全填充，形成帽盖介质层15，覆盖在所述填充介质层14上，较快的沉积速率可以提高填充速率。一般的，所述帽盖介质层15和填充介质层14的材料相同，都是通过高密度等离子化学气相沉积形成的，主要通过调节反应温度、气体流量等参数来调整沉积速率。

之后参考图3，对所述沟槽中填充的介质材料进行平坦化，具体的，对所述帽盖介质层15和填充介质层14进行平坦化，使其表面与所述硬掩膜层12的表面齐平。

参考图4，去除所述硬掩膜层，并对所述沟槽中的介质材料进行湿法刻蚀，将高出所述衬垫层11表面的介质材料去除，以使沟槽中的介质材料(图4中具体为填充介质层14)的表面与衬垫层11的表面齐平。但是，在实际生产中，往往存在残留的部分介质材料，其高出衬垫层11的表面的高度d称为台阶高度(stepheight)，而且在批量生产中，不同半导体衬底在形成浅沟槽隔离结构后的台阶高度往往不同，同一半导体衬底10不同位置的浅沟槽隔离结构的台阶高度也往往存在较大的差别，即台阶高度的一致性较差，影响后续形成的MOS晶体管等器件的性能。

关于浅沟槽隔离结构的更多详细内容，请参考专利号为7,811,887的美国专利文件。

发明内容

本发明解决的问题是在形成浅沟槽隔离结构后台阶高度的一致性较差。

为解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有沟槽；

使用第一高密度等离子体化学气相沉积形成填充介质层，对所述沟槽进行预填充，并覆盖所述半导体衬底的表面；

使用第二高密度等离子体化学气相沉积形成帽盖介质层，对所述沟槽进行完全填充，并覆盖所述填充介质层，

所述第二高密度等离子体化学气相沉积的反应温度为630℃至670℃。

可选的，所述半导体衬底的表面上还依次形成有衬垫层和硬掩膜层，所述凹槽形成于所述衬垫层、硬掩膜层和半导体衬底中，所述填充介质层覆盖所述硬掩膜层。

可选的，所述浅沟槽隔离结构的形成方法还包括：

对所述帽盖介质层和填充介质层进行平坦化，暴露出所述硬掩膜层；

去除所述硬掩膜层；

对所述帽盖介质层和填充介质层的表面部分进行湿法刻蚀，使剩余的填充介质层和/或帽盖介质层的表面与所述衬垫层的表面齐平。

可选的，所述半导体衬底为硅衬底，所述衬垫层的材料为氧化硅，所述硬掩膜层的材料为氮化硅。

可选的，在形成所述填充介质层之后，形成所述帽盖介质层之前，还包括：对所述填充介质层进行预冷却。

可选的，所述预冷却的冷却温度为300℃至600℃，冷却时间为5s至20s。

可选的，所述预冷却通过如下方法实现：驱动冷却气体，使其流过所述半导体衬底的底部。

可选的，所述冷却气体为氧气、氩气、氮气、氦气中的一种或任意组合。

可选的，所述冷却气体的压强为1mTorr至20mTorr。

可选的，在形成所述帽盖介质层之后，所述浅沟槽隔离结构的形成方法还包括：对所述填充介质层进行后冷却。

可选的，所述后冷却通过如下方法实现：驱动冷却气体，使其流过所述半导体衬底的底部。