[发明专利]晶片区域最佳化衬垫

权利要求书

1.一种最佳化一半导体晶片衬垫组态的方法，其特征在于，在每一边上具有数目N个接脚的晶片中，该衬垫包含一衬垫电路区域Ap、一第一尺寸x及一第二尺寸y，其中该等接脚包含一纵轴，且其中该晶片包含长度Lc的一晶片核心，该方法包含：

藉由将该长度Lc除以该N来确定该第一尺寸x；

藉由将该衬垫电路区域Ap除以将该长度Lc除以该N所得到的一结果来确定该第二尺寸y；及

产生一包含该纵轴平行于该晶片核心而定位的接脚的半导体区域衬垫。

2.如权利要求1所述的方法，其特征在于，进一步包含基于该第一尺寸x及该第二尺寸y来设计该晶片中的电路的堆迭以装配于该衬垫中。

3.如权利要求1所述的方法，其特征在于，该衬垫包含一等于该晶片核心的约1/6宽度的长度，且其中该衬垫包含一等于该晶片核心的约1/6长度的长度。

4.如权利要求1所述的方法，其特征在于，该衬垫包含一长度等于该晶片核心的约1/16长度的静电放电单元，且其中该衬垫包含一长度等于该晶片核心的约1/16宽度的静电放电单元。

5.如权利要求1所述的方法，其特征在于，该第一尺寸x是在一垂直于该晶片核心的方向上。

6.如权利要求5所述的方法，其特征在于，该第二尺寸y是在一平行于该晶片核心的方向上。

7.如权利要求1所述的方法，其特征在于，进一步包含在一手持式装置中产生该半导体晶片衬垫组态。

8.一种积体电路，其特征在于，包含：

长度Lc的一半导体核心；

该核心的多条边，其各自具有数目N个接脚；及

多个半导体区域晶片衬垫，其中每一衬垫包含：

一第一尺寸x，其藉由将该长度Lc除以该N来确定；及

一第二尺寸y，其藉由将该衬垫的一区域Ap除以将该长度Lc除以该N所得到的一结果来确定，

电路的堆迭，其基于该第一尺寸x及该第二尺寸y而装配于该衬垫中，

其中该等接脚包含一平行于该半导体核心而定位的纵轴。

9.如权利要求8所述的积体电路，其特征在于，该衬垫包含一等于该晶片核心的约1/6宽度的长度，且其中该衬垫包含一等于该晶片核心的约1/6长度的长度。

10.如权利要求8所述的积体电路，其特征在于，该衬垫包含一长度等于该晶片核心的约1/16长度的静电放电单元，且其中该衬垫包含一长度等于该晶片核心的约1/16宽度的静电放电单元。

11.如权利要求8所述的积体电路，其特征在于，该第一尺寸x是在一垂直于该半导体核心的方向上。

12.如权利要求11所述的的积体电路，其特征在于，该第二尺寸y是在一平行于该半导体核心的方向上。

13.一种具有一区域Ap的半导体区域最佳化积体电路晶片衬垫，其特征在于，安装于每一边上具有数目N个接脚的一晶片中，其中该晶片包含长度Lc的一半导体核心，该半导体区域最佳化衬垫包含：

一第一尺寸x，其藉由将该长度Lc除以该N来确定；及

一第二尺寸y，其藉由将该半导体区域最佳化衬垫的该区域Ap除以将该长度Lc除以该N所得到的一结果来确定，

其中该等接脚包含一平行于该半导体核心而定位的纵轴。

14.如权利要求13所述的晶片衬垫，其特征在于，该晶片进一步包含基于该第一尺寸x及该第二尺寸y而装配于该半导体区域最佳化衬垫中的电路的堆迭。

15.如权利要求13所述的晶片衬垫，其特征在于，该第一尺寸x是在一垂直于该半导体核心的方向上。

16.如权利要求15的晶片衬垫，其特征在于，该第二尺寸y是在一平行于该半导体核心的方向上。

17.如权利要求13所述的晶片衬垫，其特征在于，该衬垫包含一等于该半导体核心的约1/6宽度的长度。

18.如权利要求13所述的晶片衬垫，其特征在于，该衬垫包含一等于该半导体核心的约1/6长度的长度。

19.如权利要求13所述的晶片衬垫，其特征在于，该衬垫包含一长度等于该半导体核心的约1/16长度的静电放电单元。

20.如权利要求13所述的晶片衬垫，其特征在于，该衬垫包含一长度等于该半导体核心的约1/16宽度的静电放电单元。