[发明专利]在DC/DC转换器中使相移延迟的系统和方法

说明书

相关申请的交叉引用

本申请要求于2009年10月7日提交的美国临时申请61/249371的优先权，其名称为“对DC/DC转换器中的移相的时间延迟进行编程的系统和方法”，这里通过整体引用将其合并。

技术领域

本发明涉及DC/DC转换器，并且更特别地是涉及使DC/DC转换器中的相移发生延迟。

背景技术

多信道DC/DC转换器在许多应用中被使用，其中从一个输入电压源调节出多路输出电压。在这些应用中，开关调节器的功率转换会引入高输入RMS(均方根)电流和噪声问题。一个开关DC/DC调节器和另一个开关DC/DC调节器之间的频率差异被称为“差频”。如果差频出现在100Hz和23kHz之间，那么电路中的音频放大器可以检测该差频并干扰系统性能。为了防止这个差频，通常是将多信道DC/DC转换器中的所有DC/DC转换器同步到规定的频率并且使转换器中的ON脉冲延迟。使多信道DC/DC转换器同步是相当容易和简单的过程，但是对相移进行编程的能力给电路设计者提出了许多挑战。

发明内容

本发明，在这里被公开和描述，在其中的一个方面，包括多输出DC/DC电压调节器，该调节器包括用于响应于输入电压而提供第一输出电压脉冲的主调节器。主调节器产生同步信号，该同步信号从第一电平爬升到第二电平，并且响应于第一输出电压脉冲而放电回到第一电平。至少一个从属调节器响应于输入电压和延迟信号而提供第二输出电压脉冲。至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步信号大致等于参考值时产生延迟信号用以启动第二输出电压。第二输出电压脉冲是从该调节器中的第一输出电压脉冲处被延迟。

附图说明

为了更全面地理解，现与相应的附图相结合通过使用参考来进行下面的描述，其中：

附图1是多信道DC/DC转换器的示意结构图；

附图2a和2b显示了未提供相移的多输出DC/DC转换器和包括相移的多输出DC/DC转换器之间的差异；

附图3显示了ΔI_IN_IMS(n)的曲线图，即Z与用于单相、两相和三相转换器的占空比的函数关系；

附图4显示了ΔI_OUT(n)的曲线图，即D与用于单相、两相和三相转换器的占空比的函数关系；

附图5显示了在多信道DC/DC转换器中的主调节器和从属调节器之间的相移中产生时间延迟的功能结构图；

附图6是显示包括附图5实现的多信道DC/DC转换器的结构图；

附图7显示了附图5和6中的DC/DC转换器相关的输出波形；

附图8是用于描述在多信道DC/DC转换器中使相位延迟的方式的流程图。

具体实施方式

现参考附图，其中在这里全部被使用的同样的参考标记指明同样的元件，在DC/DC转换器中用于延迟相移的系统和方法的不同视图和实施例被显示和描述，并且还描述了其它可能的实施例。附图没有必要被绘制出标尺，并且在一些实施例中仅仅出于显示的目的附图在某些地方被放大和/或简化。本领域普通技术人员将意识到基于可能实施例的以下例子的许多可能的应用和变形。