[发明专利]一种垂直型NROM存储结构及其制备方法

权利要求书

1.一种垂直型NROM存储结构，其特征在于，包括：

硅衬底；

位于硅衬底表面的浅槽隔离区；

位于硅衬底表面，被浅槽隔离区包围的漏极；

位于漏极上方的竖直沟道；

位于竖直沟道上端，被隔离介质包围的漏极区域；

形成于竖直沟道表面的存储功能层堆栈结构；

在沟道表面分隔存储功能层堆栈结构的隔离介质层；以及

栅电极。

2.根据权利要求1所述的垂直型NROM存储结构，其特征在于，所述竖直沟道由沿垂直方向的多晶硅材料构成，所述存储功能层堆栈结构由隧穿层、俘获层和阻塞层堆叠构成，且沿竖直沟道与所述隔离介质层表面堆叠，并在竖直沟道表面处被隔离介质层分隔为4段。

3.根据权利要求1所述的垂直型NROM存储结构，其特征在于，该结构的一个存储单元在被分隔开的4段俘获层薄膜中实现4-bit数据的存储。

4.根据权利要求1所述的垂直型NROM存储结构，其特征在于，该结构采用沟道热电子注入机制进行编程，采用FN隧穿或者带带热空穴隧穿机制进行擦除。

5.一种制备垂直型NROM存储结构的方法，其特征在于，该方法包括：

A、在硅衬底上形成浅槽隔离区域；

B、在硅衬底上的依次交替淀积第一介质材料和第二介质材料，并刻蚀图形化，形成堆栈结构；

C、介质刻蚀，在特定区域露出硅衬底，并进行N型注入形成漏极埋层；

D、多晶硅填充，形成竖直沟道；

E、选择性刻蚀，去除第一介质材料，并在多晶硅沟道表面依次淀积隧穿层、俘获层和阻塞层材料，形成存储功能层堆栈结构；

F、淀积导体材料，并图形化刻蚀，形成栅电极；

G、离子注入，并退火处理，形成器件源极。

6.根据权利要求5所属的制备垂直型NROM存储结构的方法，其特征在于，步骤D中所述多晶硅填充，采用CVD或者PVD方式淀积形成，或者采用分子束外延的方式形成。

7.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤E中所述选择性刻蚀，对第一介质材料和第二介质材料具有高选择刻蚀比，第一介质材料和第二介质材料为SiO₂、Si₃N₄、HfO₂、SiON或高介电常数材料。

8.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤E中所述隧穿层材料为SiO₂、HfO₂、ZrO₂或HfSiO，或者采用SiO₂/高介电常数堆叠进行能带调制的复合隧穿势垒结构。

9.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤E中所述俘获层材料为Si₃N₄、HfO₂、ZrO₂、HfON或SiON，或者采用Si₃N₄/高介电常数堆叠进行能带调制的俘获层结构。

10.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤E中所述阻塞层材料为SiO₂、Al₂O₃、HfAlO或HfSiO，或者采用SiO₂/高介电常数堆叠进行能带调制的阻塞层结构。

11.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤F中所述栅电极采用多晶硅电极或者金属电极，该金属电极为Ag、Au、Cu、W、Ti、Pt、Ru、TiN、WN或TaN。

12.根据权利要求5所述的制备垂直型NROM存储结构的方法，其特征在于，步骤E中所述隧穿层、俘获层和阻塞层堆叠结构具有合理的厚度及能带匹配结构，以获得优良的存储性能；所述隧穿层厚度为2nm至10nm，俘获层厚度为4nm至10nm，阻塞层厚度为10nm至20nm。