[发明专利]多层电路板、用于制造该多层电路板的方法以及电子设备

说明书

技术领域

本发明涉及多层电路板、用于制造该多层电路板的方法以及其中安装该多层电路板的电子设备。

背景技术

本申请基于并且要求2009年12月7日提交的在先日本专利申请No.2009-277892的优先权，此处以引证的方式并入其全部内容。

在很多电子设备中都构造或安装了印刷电路板。电子部件安装在这些印刷电路板上。所安装的电子部件的功能决定了印刷电路板的功能。

近年来，随着各电子部件功能的改善，电子部件已经更加紧密地被集成到印刷电路板中，这导致各电子部件的导线或引脚的数目增加，并且还导致各电子部件的尺寸缩小。例如，本领域中已经提出了具有引脚之间的狭窄间距的电子部件。

为了在印刷电路板上安装这样的具有狭窄间距的电子部件，在本领域中一直期望多层和/或精细电路板。本文中所使用的术语“精细的”指的是在印刷电路板上制作高精细电路图案。

最后，诸如印刷电路板的层数和/或精细程度的说明可以取决于要安装在印刷电路板上的电子部件的引脚之间的间距。

但是，即使安装在印刷电路板上的多个电子部件的仅仅一部分在引脚之间具有狭窄间距，如果印刷电路板的整个区域具有多层和/或精细结构，则印刷电路板也会导致具有过多的规范。关于这一点，提出了通过避免这样的过多规范的成本降低(例如，JP-A-2004-228165、JP-A-10-284632或JP-A-6-334353)。

但是，在JP-A-2004-228165中，在印刷电路板的该部分上粘贴层叠材料，并且在印刷电路板的表面上形成与层叠层的个数差相对应的梯状部分。如果形成这样的梯状部分，则需要在各梯状部分上单独焊接，由于工序步骤数目的增加造成了成本增加。

在JP-A-10-284632中，在电路板的凹陷部分中放置薄膜多层基板，以实现部分多层电路板，其中在薄膜多层基板上安装了狭窄间距电子部件。但是，电子部件直接安装在凹陷部分中的薄膜多层基板上。因此，多层电路板及其周围基板没有用于补偿厚度差的装置，使得可能存在不期望的梯状部分。因此，在JP-A-10-284632中，在多层电路板及其周围基板上单独执行焊接，由于安装工序的步骤数目增加而造成成本增加。

在JP-A-6-334353中，在印刷电路板的区域上层叠由绝缘材料制成的隔板(dummy plate)，其中不要求多层结构。隔板具有与这样的区域上不期望的多个层相对应的厚度。但是，在这种情况下，将层叠层组合到一起，使得可以混合各层的绝缘材料。结果，可以出现设计灵活性的降低。

发明内容

根据本发明的实施方式，一种用于制造多层电路板的方法，所述方法可以包括以下步骤：将第一内层基板和第二内层基板并排设置，在所述第一内层基板中第一绝缘层和第一导体层交替层叠，在所述第二内层基板中第二绝缘层和第二导体层交替层叠。所述第二内层基板的层数大于所述第一内层基板的层数。并排设置的所述第一内层基板和所述第二内层基板在厚度方向上放置在一对第三绝缘层之间。沿所述厚度方向对所述一对第三绝缘层加压并加热。在所述一对第三绝缘层的表面上形成导体图案。

要理解的是，前述一般说明和下面的详细说明都是示例性和解释性的，并且不限制本发明。

附图说明

图1是示意性示出作为第一实施方式的一个示例的多层电路板的分解立体图；

图2是示意性示出作为第一实施方式的一个示例的多层电路板的分解立体图；

图3A至图3C是示出第一实施方式中内层基板的设置的示例的平面图；

图4是示意性示出作为第二实施方式的一个示例的印刷电路板的分解立体图；

图5是作为第二实施方式的一个示例的印刷电路板的截面图；

图6A和图6B是示出第二实施方式中内层基板的设置的示例的平面图；

图7是示出用于制造内层基板的工序的第一步骤的图；

图8是示出用于制造内层基板的工序的第二步骤的图；

图9是示出用于设置内层基板的工序的示意图；

图10是示出用于执行设置内层基板的工序的过程的一个示例的图；

图11是示出在压力下的加热工序的示意图；

图12是示出压力下的加热工序的另一个示例的图；

图13是示出形成图案等的第一步骤的图；

图14是示出形成图案等的第二步骤的图；

图15是示出形成图案等的第三步骤的图；

图16是示出形成图案等的第四步骤的图；

图17是示出可应用到各实施方式的分层结构的一个示例的图；