[发明专利]Loytec模块总线与高速智能统一总线的直接接口方法有效
申请号: | 201010578006.9 | 申请日: | 2010-12-02 |
公开(公告)号: | CN102088385A | 公开(公告)日: | 2011-06-08 |
发明(设计)人: | 史忠科;辛琪;王闯 | 申请(专利权)人: | 西北工业大学 |
主分类号: | H04L12/40 | 分类号: | H04L12/40 |
代理公司: | 西北工业大学专利中心 61204 | 代理人: | 黄毅新 |
地址: | 710072 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | loytec 模块 总线 高速 智能 统一 直接 接口 方法 | ||
1.一种Loytec模块与高速智能统一总线的直接接口方法,其特征在于包括以下步骤:
(a)采用LonWorks总线收发器对LonWorks网络上的信号进行电平格式调整,然后将转化结果输入给LonWorks控制器;LonWorks控制器将输入进行接收,并按照LonTalks总线协议进行协议解析与数据提取,并将接收到的数据通过数据端口传递给高速智能统一总线协议单元;高速智能统一总线协议单元将传递过来的数据按照预先配置的总线协议进行编码,并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在智能总线停止向高速双端口SRAM中写数据时,首先将高速双端口SRAM的读写时钟切换成高速时钟,然后触发高速串并转换单元读取高速双端口SRAM中的数据;高速串并转换单元读取数据后,对数据进行并串转换,之后将数据耦合到光纤上直接发送;
(b)采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换,然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时,将高速双端口SRAM的时钟切换到低速时钟,并触发高速智能统一总线协议单元对数据的读取;高速智能统总线协议单元接收到触发之后,将高速双端口SRAM中的数据读出,并按照预先配置的总线协议进行数据帧解码和有效数据提取,然后将提取的数据交付LonWorks总线控制器;LonWorks总线控制器首先侦听总线状态,在空闲时,将交付的数据按照LonTalks总线协议编码后传递给LonWorks收发器;LonWorks收发器对数据进行电平格式调整之后,将数据耦合到LonWorks网络上进行发送;
(c)采用以太网总线收发器对以太网网络上的信号进行电平格式调整,然后将结果输入给以太网控制器;以太网控制器对输入进行接收,并将接收到数据按照EIA852总线标准进行协议解析和数据提取,并将提取的数据通过数据端口传递给高速智能统一总线协议单元;高速智能统一总线协议单元将传递过来的数据按照预先配置的总线协议进行编码,并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在智能总线停止向高速双端口SRAM中写数据时,首先将高速双端口SRAM的读写时钟切换成高速时钟,然后触发高速串并转换单元读取高速双端口SRAM中的数据;高速串并转换单元读取数据后,对数据进行并串转换,之后将数据耦合到光纤上直接发送;
(d)采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换,然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域,并通知高速监视单元;高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时,将高速双端口SRAM的时钟切换到低速时钟,并触发高速智能统一总线协议单元对数据的读取;高速智能统一总线协议单元接收到触发之后,将高速双端口SRAM中的数据读出,并按照预先配置的总线协议进行数据帧解码和有效数据提取,然后将提取的数据交付以太网控制器;以太网控制器首先侦听总线状态,在空闲时,将交付的数据按照EIA852总线标准编码后传递给以太网收发器;以太网收发器对数据进行电平格式调整之后,将数据耦合到以太网网络上进行发送。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西北工业大学,未经西北工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010578006.9/1.html,转载请声明来源钻瓜专利网。