[发明专利]一种高迁移率CMOS集成单元

权利要求书

1.一种高迁移率CMOS集成单元，其特征在于，该高迁移率CMOS集成单元包括单晶硅衬底、缓冲层、势垒层、P型轻掺杂铟镓砷单晶层、N型重掺杂铟镓砷单晶层、第一阻挡层、第二阻挡层、第一N型重掺杂锗单晶层、第二N型重掺杂锗单晶层、N型轻掺杂锗单晶层、P型重掺杂锗单晶层、第三N型重掺杂锗单晶层、铟镓砷NMOSFET栅氧化层、铟镓砷NMOSFET栅金属层、铟镓砷NMOSFET栅侧墙、铟镓砷NMOSFET源漏引出电极、隔离区、锗PMOSFET栅钝化层、锗PMOSFET栅氧化层、锗PMOSFET栅金属层、锗PMOSFET栅侧墙和锗PMOSFET源漏引出电极，其中铟镓砷NMOSFET以所述P型轻掺杂铟镓砷单晶层为沟道和衬底材料；锗PMOSFET以所述N型轻掺杂锗单晶层为沟道和衬底材料；所述隔离区将所述铟镓砷NMOSFET和所述锗PMOSFET相隔离；所述单晶硅衬底位于所述高迁移率CMOS集成单元的底部；所述缓冲层叠置在所述单晶硅衬底之上；所述势垒层叠置在所述缓冲层之上；所述P型轻掺杂铟镓砷单晶层叠置在所述势垒层之上。

2.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述缓冲层用于过滤位错，释放应力，所述缓冲层是低温生长的砷化镓，其表面与所述势垒层材料的晶格相匹配，所述缓冲层厚度在1纳米至3微米之间；所述势垒层为砷化镓或铟镓磷的单晶层，铟镓磷中各原子数比值铟∶镓∶磷＝0.5∶0.5∶1，所述势垒层的厚度在1纳米至2微米之间。

3.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述第一阻挡层和所述第二阻挡层的用于抑制其上下的锗单晶和铟镓砷单晶之间的互扩散掺杂效应，并改善所述铟镓砷NMOSFET栅介质层与沟道界面，减小界面态密度，同时所述第一阻挡层、所述P型轻掺杂铟镓砷单晶层和所述势垒层形成超晶格量子阱，有利于提高所述铟镓砷NMOSFET沟道电子迁移率；所述第一阻挡层和所述第二阻挡层为磷化铟、磷化镓、铟铝磷、铟镓磷、磷化铝或铝镓磷的单晶层，铟铝磷中各原子数比值铟∶铝∶磷＝y∶(1-y)∶1，y的取值范围可设置为0＜y＜1之间，铟镓磷中各原子数比值铟∶镓∶磷＝z∶(1-z)∶1，z的取值范围可设置为0＜z＜1之间，铝镓磷中各原子数比值铟∶镓∶磷＝a∶(1-a)∶1，a的取值范围设置为0＜a＜1之间，所述第一阻挡层和所述第二阻挡层不同之处在于第一阻挡层为未掺杂单晶层，而所述第二阻挡层为N型重掺杂，所述第一阻挡层和所述第二阻挡层的厚度在3埃至20纳米之间。

4.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述铟镓砷NMOSFET的源和漏上表面比铟镓砷沟道上表面高，具有源漏提升的效果，所述铟镓砷NMOSFET的源和漏从下至上依次为所述N型重掺杂铟镓砷单晶层、所述第二阻挡层、所述第二N型重掺杂锗单晶层、所述第三N型重掺杂锗单晶层和所述铟镓砷NMOSFET源漏引出电极组成。

5.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述铟镓砷NMOSFET和所述锗PMOSFET集成在单晶硅衬底上，所述铟镓砷NMOSFET和锗PMOSFET的源和漏的上表面处在同一平面。

6.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述铟镓砷NMOSFET和所述锗PMOSFET的源漏上表面都为锗单晶层，可以采用同种金属进行金属化引出，能够同时实现铟镓砷NMOSFET和锗PMOSFET源漏的金属化电极引出。

7.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述第一N型重掺杂锗单晶层在所述阻挡层和所述N型轻掺杂锗单晶层之间，用以防止锗PMOSFET的源漏、第一阻挡层、P型轻掺杂铟镓砷单晶层相通形成通路导致器件失效，所述第一N型重掺杂锗单晶层的厚度在在3埃至50纳米之间。

8.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述隔离区的深度大于所述P型轻掺杂铟镓砷单晶层、所述第一阻挡层、所述第一N型重掺杂锗单晶层和所述N型轻掺杂锗单晶层的厚度之和。

9.根据权利要求1所述的高迁移率CMOS集成单元，其特征在于，所述第一阻挡层、所述P型轻掺杂铟镓砷单晶层和所述势垒层形成超晶格量子阱，将载流子局限在所述P型轻掺杂铟镓砷单晶层沟道表面，减小散射，提高所述铟镓砷NMOSFET沟道电子迁移率。