[发明专利]具有互补钟控开关本体NMOS-PMOS伪元件的开关本体NMOS-PMOS开关

权利要求书

1.一种采样/保持馈电开关，用于可切换地将接收输入信号的输入节点与输出节点连接和隔离，所述输出节点能够与用于保持输入信号的采样的采样电容器连接，所述采样/保持馈电开关包括：

第一PMOS信号支路和第二PMOS信号支路，所述PMOS信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的PMOS伪FET连接的PMOS开关FET，所述PMOS开关FET中的每一个和所述PMOS伪FET中的每一个具有各自的栅极和各自的本体；

第一NMOS信号支路和第二NMOS信号支路，所述NMOS信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的NMOS伪FET连接的NMOS开关FET，所述NMOS开关FET中的每一个和所述NMOS伪FET中的每一个具有各自的栅极和各自的本体；以及

时钟分发电路，被配置为：接收在GND电压与V_DD电压之间切换的时钟信号CLK，并将所述CLK分发至所述PMOS开关FET的栅极和所述NMOS伪FET的栅极；以及接收所述CLK的反信号NCLK，并将所述NCLK分发至所述PMOS伪FET的栅极和所述NMOS开关FET的栅极；以及

FET偏置序列电路，被配置为：接收所述CLK和所述NCLK，以及接收输入节点上的信号电压和输出节点上的保持电压；以及与所述CLK同步地，在不同的操作模式下，将PMOS开关FET的本体、NMOS开关FET的本体、PMOS伪FET的本体、以及NMOS伪FET的本体偏置为不同的偏置电平。

2.根据权利要求1所述的采样/保持馈电开关，还包括：时钟生成电路，用于生成所述CLK和所述NCLK，

其中，第一PMOS信号支路中的第一PMOS开关FET具有与输入节点连接的源极和与输出节点连接的漏极，以及第二PMOS信号支路中的第二PMOS开关FET具有与输入节点连接的漏极和与输出节点连接的源极，

第一和第二PMOS开关FET中的每一个具有与所述CLK连接的栅极，以及

第一和第二PMOS开关FET中的每一个被配置为：响应于所述CLK处于GND电压，在各自的源极和各自的漏极之间形成各自的导电沟道；以及响应于所述CLK处于V_DD电压，去除所述导电沟道。

3.根据权利要求1所述的采样/保持馈电开关，还包括：时钟生成电路，用于生成所述CLK和所述NCLK，

其中，第一NMOS信号支路中的第一NMOS开关FET具有与输入节点连接的源极和与输出节点连接的漏极，以及第二NMOS信号支路中的第二NMOS开关FET具有与输出节点连接的源极和与输入节点连接的漏极，

第一和第二NMOS开关FET中的每一个具有与所述NCLK连接的栅极，以及

第一和第二NMOS开关FET中的每一个被配置为：响应于所述NCLK处于V_DD电压，在各自的源极和各自的漏极之间形成各自的导电沟道；以及响应于所述NCLK处于GND电压，去除所述导电沟道。

4.根据权利要求1所述的采样/保持馈电开关，

其中，第一PMOS信号支路中的第一PMOS伪FET具有与第一PMOS开关FET的源极直接连接的源极以及与输入节点直接连接的漏极，通过位于第一PMOS开关FET的源极和输入节点之间的低阻抗金属线来连接第一PMOS伪FET的源极和漏极；以及

第二PMOS信号支路中的第二PMOS伪FET具有与第二PMOS开关FET的源极直接连接的源极以及与输出节点直接连接的漏极，通过位于第二PMOS开关FET的源极和输出节点之间的低阻抗金属线来连接第二PMOS伪FET的源极和漏极，以及

第一和第二PMOS伪FET中的每一个具有与所述NCLK连接的栅极。

5.根据权利要求1所述的采样/保持馈电开关，

其中，第一NMOS信号支路中的第一NMOS伪FET具有与第一NMOS开关FET的源极直接连接的源极以及与输入节点直接连接的漏极，通过位于第一NMOS开关FET的源极和输入节点之间的低阻抗金属线来连接第一NMOS伪FET的源极和漏极；以及

第二NMOS信号支路中的第二NMOS伪FET具有与第二NMOS开关FET的源极直接连接的源极以及与输出节点直接连接的漏极，通过位于第二NMOS开关FET的源极和输出节点之间的低阻抗金属线来连接第二NMOS伪FET的源极和漏极，以及

第一和第二NMOS伪FET中的每一个具有与所述CLK连接的栅极。