[发明专利]具有ECC电路的半导体存储系统及其控制方法

说明书

相关申请的交叉引用

本申请要求2009年12月24日提交的韩国申请No.10-2009-0130740的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的各个实施例涉及半导体储存系统及其控制方法，更具体而言涉及具有ECC电路的半导体储存系统及其控制方法。

背景技术

非易失性存储器通常在各种便携式信息设备中用作储存存储器。近来，装有取代硬盘驱动器(HDD，hard disk drive)的使用NAND快闪存储器的固态驱动器(SSD，Solid state drive)的个人计算机(PC，personal computer)已引进到市场，在不久的将来，固态驱动器(SSD)将在储存器市场中比硬盘驱动器(HDD)更占优势。

当更新诸如固态驱动器(SSD)的半导体储存系统中的数据时，由于快闪存储器的特性，在执行写入操作之前，应当在选定的数据储存区域中执行删除操作。因此，对存储单元的频繁更新会导致存储单元因频繁的删除和写入操作而快速老化。因此，如果数据尺寸增加时，老化的区域会增大。此外，如果数据尺寸增加，则在快闪存储器区中的数据的写入占用时间增加，因此数据传输时间也会增加。另外，当使用NAND快闪存储器的半导体储存系统将数据写入存储单元中时，先前已储存有数据的另一个单元的阈值电平会由于错误操作或对相邻的存储单元的写入操作而改变。因此，如果阈值电平改变，数据读取操作的准确度会降低。

因此，非常需要一种数据传输方法，其能够在有限的存储区中准确地储存更多的数据，并且能够使用存储单元更长的时间。

发明内容

本发明的实施例包括纠正数据错误的半导体储存系统。

本发明的实施例包括一种对纠正数据错误的半导体储存系统进行控制的方法。

在本发明的一个实施例中，一种半导体储存系统包括：具有多个存储单元的存储区；和具有数据控制单元的存储控制器。数据控制单元包括写入控制单元，所述写入控制单元被配置为：在写入操作期间对输入数据执行第一错误检查纠正(ECC，error check correction)编码，以产生第一编码输入数据，压缩第一编码输入数据以产生压缩输入数据，对压缩输入数据执行第二ECC编码以产生第二编码输入数据，并将第二编码输入数据写入存储区中作为写入数据。

在本发明的另一个实施例中，一种控制半导体储存系统的方法包括以下步骤：(a)接收输入数据；(b)对输入数据执行第一错误检查纠正(ECC)编码，以产生第一编码输入数据；(c)压缩第一编码输入数据，以产生压缩输入数据；(d)对压缩输入数据执行第二ECC编码，以产生第二编码输入数据；以及(e)将第二编码输入数据写入到半导体储存系统的存储区域中。

在本发明的另一个实施例中，一种半导体存储设备包括：主机接口；微控制单元，被配置为经由主机接口接收输入数据；具有数据控制单元的存储控制器；以及具有多个存储单元的存储区域。数据控制单元包括写入控制单元，所述写入控制单元被配置为对输入数据执行第一错误纠正编码以产生第一编码输入数据和第一冗余数据，并压缩第一编码输入数据和第一冗余数据以产生压缩输入数据。

附图说明

结合附图描述本发明的特征、方面和实施例，在附图中：

图1是表示根据本发明的一个实施例的半导体储存系统的结构的框图；

图2是表示图1的数据控制单元的结构的框图；

图3是表示图2的数据结构关系的的框图；以及

图4和图5是表示对根据本发明的一个实施例的半导体储存系统进行控制的方法的流程图。

具体实施方式

以下将通过优选实施例参照附图描述根据本发明的具有ECC电路的半导体储存系统及其控制方法。

另外，框图中的每一个框可以表示模块、部件或包括用于实施指定逻辑功能的一个或更多个可执行指令的代码的一部分。还应当注意的是，在一些替代实施方式中，框中所记录的功能可以依不同的顺序发生。例如，相继示出的两个框实际上可以基本上同步地被执行，或者根据所涉及的功能而定，这些框有时可以用相反的顺序来被执行。

在下文，参照图1描述根据本发明的一个实施例的半导体储存系统。

图1是表示根据本发明的本实施例的半导体储存系统100的结构的框图。此处，以使用NAND快闪存储器的系统作为半导体储存系统100的一个实例。

参见图1，半导体储存系统100包括主机接口110、缓冲单元120、微控制单元(MCU，micro control unit)130、存储控制器140和存储区150。