[发明专利]一种基于同步计数的纵向时间码的解码方法有效
申请号: | 201010584175.3 | 申请日: | 2010-12-10 |
公开(公告)号: | CN102025957A | 公开(公告)日: | 2011-04-20 |
发明(设计)人: | 程鹏;刘剑 | 申请(专利权)人: | 大连捷成实业发展有限公司 |
主分类号: | H04N5/91 | 分类号: | H04N5/91;G11B27/031 |
代理公司: | 大连东方专利代理有限责任公司 21212 | 代理人: | 李洪福 |
地址: | 116023 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 同步 计数 纵向 时间 解码 方法 | ||
技术领域
本发明涉及一种基于同步计数的纵向时间码的解码方法。
背景技术
在广播电视领域中,视频和音频源经常是通过不同的方式在不同的时间下录制的,在后期的编制中,为确保视音频的同步,需要在视音频数据中加入时间信息,纵向时间码就是其中的一种。
在SMPTE/EBU规范即ANSI/SMPTE12-1986中,明确地规定纵向时间码的编码方式和数据的频率。纵向时间码的时间精度可以精确到视频帧,每帧包含80BITS,其中包含小时,分钟,秒,同步序列,8个4位的二进制数据用户字,校验和等信息。当对应的视频是NTSC制式时,EBU数据“1”的时钟频率是80*30=2400Hz,“0”的时钟频率是40*30=1200Hz;当对应的视频是PAL制式时,EBU数据“1”的时钟频率是80*25=2000Hz,“0”的时钟频率是40*25=1000Hz;在EBU数据中,对应的“0”和“1”是根据EBU数据的跳变位置来决定的,如果EBU数据只在本数据周期的起始发生跳变,对应的数据是“0”;如果如果EBU数据在本数据周期的起始和中间发生跳变,对应的数据是“1”。
目前的EBU数据解码多通过单独的CPU实现,因为EBU数据要求实时解码,并且要判断EBU高低电平的持续时间,因此会始终占用CPU的中断和时钟资源,需要单独的CPU完成该工作,而浪费了CPU的其它功能。
发明内容
本发明针对以上问题的提出,而研制一种基于同步计数的纵向时间码的解码方法。本发明采用的技术手段如下:
一种基于同步计数的纵向时间码的解码方法,其特征在于包括如下步骤:
步骤1在单位时间内检测EBU数据个数,然后同正常EBU数据在单位时间内的个数进行比较,当单位时间内检测EBU数据的个数在正常EBU数据在单位时间内个数范围时,判定该EBU数据稳定,进行下一步骤;
步骤2检测EBU数据中各脉冲宽度,寻找最小脉冲宽度,从而确认EBU数据最小周期T;
步骤3对EBU数据进行移相处理:后延1/4T EBU数据为EBU1,后延3/4T EBU数据为EBU2;
分别用EBU1和EBU2的上升沿锁存原EBU数据,记录锁存结果DAT1和DAT2,再分别用EBU1和EBU2的下降沿锁存原EBU数据,记录锁存结果DAT3和DAT4;比较DAT1、DAT2、DAT3和DAT4的逻辑关系,已获得当前EBU数据对应的二进制数0或1,具体比较方法如下:
对锁存结果DAT1和DAT2进行异或运算获得结果Z1,对锁存结果DAT3和DAT4进行异或运算获得结果Z2,后进行下列逻辑运算:
当Z1为1,Z2为1时当前EBU数据为二进制数1;
当Z1为0,Z2为0时当前EBU数据为二进制数0;
当Z1为1,Z2为0或Z1为0,Z2为1时根据前一个EBU数据判断当前EBU数据,即前一个EBU数据为二进制数1时当前EBU数据为二进制数0,前一个EBU数据为二进制数0时当前EBU数据为二进制数1;
通过上述逻辑运算对EBU数据进行解码处理,获得EBU数据对应的二进制数。
所述步骤2中的寻找最小脉冲宽度的方法采用检测EBU数据的所有高电平和低电平的脉冲宽度进行比较来确定EBU数据的最小脉冲宽度。
所述步骤2中的寻找最小脉冲宽度的方法为:首先,通过计数器计数本地时钟对EBU数据中各高低电平进行采样的个数,并在计数器清零信号到来时将计数结果存入寄存器中;然后,比较每个高电平或低电平计数的本地时钟的个数,将最少的计数本地时钟的个数作为比较后的结果存入寄存器中;最后,经过一帧的时间后寄存器中存储的本地时钟的个数即为EBU数据的最小脉冲宽度;其中计数器清零信号通过将EBU数据用本地时钟移后一个时钟周期,根据原EBU数据和延时后的EBU数据的异或逻辑关系产生计数器的清零信号。
所述步骤1中的检测EBU数据个数的方法是检测EBU数据中上升沿或下降沿的个数进行确定EBU数据的个数。
本方法根据目前视音频系统中普遍使用FPGA的实际情况,设计了一个简单可行的算法,便于在FPGA内部实现,节省了设计的成本和空间,并且使用FPGA完成该算法对EBU数据进行解码,具有实时性好,自适应性强,方便灵活的特点。
附图说明
图1为本发明所述方法的流程图;
图2为本发明所述计算EBU数据的最小脉冲宽度中清零信号产生的时序图;
图3为本发明所述计算EBU数据对应的二进制数中的时序图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大连捷成实业发展有限公司,未经大连捷成实业发展有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010584175.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电容性控制面板
- 下一篇:VGA视频电路共存和选通的设计方法