[发明专利]一种ALPHA运算器

说明书

【技术领域】

本发明涉及一种运算器，具体是指一种ALPHA运算器。

【背景技术】

如果要用硬件实现图像叠加处理，就需要用到ALPHA运算器。现有的ALPHA运算器结构较为复杂，占用芯片面积较大。

ALPHA运算的标准公式如下：

R＝(R1*C+R2*(A-C))/A

G＝(G1*C+G2*(A-C))/A

B＝(B1*C+B2*(A-C))/A

A为支持的透明度级别；R1、G1、B1为背景数据；R2、G2、B2为前景数据；C为前景透明度。

如要实现该运算，需要大量的乘法器、加法器、减法器和除法器，占用芯片面积非常大。

【发明内容】

本发明所要解决的技术问题在于提供一种节省资源、占用芯片面积较少的ALPHA运算器。

本发明采用以下技术方案解决上述技术问题：

一种ALPHA运算器，包括两个3通道选1通道选择器、一加法器、一减法器、两个乘法器、三个锁存器、一二进制转十进制器、一循环移位器；

所述3通道选1通道选择器用于实现并行输入转串行功能；

所述加法器、减法器、乘法器用于实现运算功能，X＝(X1*C+X2*(A-C))/A，A取值为256，256为2的8次方；

所述锁存器用于实现串行转并行输出；

所述二进制转十进制器和循环移位器用于实现控制输入和输出。

本发明的优点在于：利用资源共用的原理对其进行了优化，有效地减小了大量芯片面积。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1是本发明运算电路图。

【具体实施方式】

ALPHA运算的标准公式如下：

R＝(R1*C+R2*(A-C))/A

G＝(G1*C+G2*(A-C))/A

B＝(B1*C+B2*(A-C))/A

A为支持的透明度级别；R1、G1、B1为背景数据；R2、G2、B2为前景数据；C为前景透明度。

由于三组公式运算方式相似，所以本发明改成由一组公式来运算，X＝(X1*C+X2*(A-C))/A，这样芯片的使用面积缩小成原来的1/3。把A取256，256为2的8次方，这样可以去一个除法器，又减小了一定面积。该运算电路如图1所示，包括两个3通道选1通道选择器C1、C2、一加法器A1、一减法器D1、两个乘法器M1、M2、三个锁存器Q1、Q2、Q3、一个二进制转十进制器F1、一个循环移位器E1。

3通道选1通道选择器C1、C2用于实现并行输入转串行功能；加法器A1、减法器D1、乘法器M1、M2用于实现运算功能，X＝(X1*C+X2*(A-C))/A，A取值为256，256为2的8次方；锁存器Q1、Q2、Q3用于实现串行转并行输出；二进制转十进制器F1和循环移位器E1用于实现控制输入和输出。

工作原理：

1、判断是否RESET无效且EN有效？是，跳到第2步，否，则继续本步骤；

2、二进制转十进制器F1控制3通道选1通道选择器C1、C2选R通道，CLK输出低电平；

3、R数据经减法器D1、乘法器M1、M2和加法器A1进行运算；

4、循环移位器E1控制锁存器Q1存储加法器A1运算的结果；

5、二进制转十进制器F1控制3通道选1通道选择器C1、C2选G通道；

6、G数据经减法器D1、乘法器M1、M2和加法器A1进行运算；

7、循环移位器E1控制锁存器Q2存储加法器A1运算的结果；

8、二进制转十进制器F1控制3通道选1通道选择器C1、C2选B通道；

9、B数据经减法器D1、乘法器M1、M2和加法器A1进行运算；

10、循环移位器E1控制锁存器Q3存储加法器A1运算的结果；

11、CLK输出高电平；跳到第1步。

本发明利用资源共用的原理对其进行了优化，有效地减小了大量芯片面积。