[发明专利]一种浮点协处理器及相应的配置、控制方法

权利要求书

1.一种浮点协处理器，其特征在于，所述处理器包括，配置寄存器及状态和结果寄存器，多操作运算控制电路以及Cordic迭代运算引擎，所述配置寄存器包括复数个操作使能寄存器，复数个操作码寄存器，操作数寄存器以及启动寄存器,所述操作使能寄存器用于对所述操作码寄存器进行使能；所述多操作运算控制电路根据所述操作使能寄存器的配置完成多个所述操作码寄存器所配置的操作。

2.如权利要求1所述的浮点协处理器，其特征在于，所述状态和结果寄存器包括运算状态寄存器、异常标识寄存器及结果寄存器。

3.如权利要求2所述的浮点协处理器，其特征在于，所述结果寄存器包括2个64位的寄存器组。

4.如权利要求3所述的浮点协处理器，其特征在于，所述复数个操作码寄存器及复数个操作使能寄存器为8个。

5.一种用于如权利要求1所述浮点协处理器的配置方法，其特征在于，所述方法包括，系统配置复数个操作使能寄存器；系统配置复数个操作码寄存器；系统配置操作数寄存器；配置启动寄存器并启动所述配置的复数个操作码寄存器中所对应的操作；系统检查操作是否完成；系统检查是否有异常操作；系统读取运算结果寄存器。

6.一种用于如权利要求1所述浮点协处理器的控制方法，其特征在于，所述控制方法包括，多操作控制阶段、单操作控制阶段以及Cordic迭代运算阶段；所述多操作控制阶段包括译码阶段和结束阶段，所述单操作控制阶段包括解析阶段及后期处理阶段；所述译码阶段将配置寄存器配置的多操作分解为单个操作并进入单操作控制阶段；所述解析阶段将所述单个操作进行分解控制，准备Cordic迭代控制阶段所需要的操作数并进入Cordic迭代运算阶段；所述Cordic迭代运算阶段进行一次Cordic迭代运算后进入所述后期处理阶段；所述后期处理阶段将Cordic的运算结果进行规范化处理后进入所述结束阶段；所述结束阶段将当前操作的运算结果写入到相应的目的寄存器中，并对操作出现的异常进行编码和保存，完成当前操作。

7.如权利要求6所述的浮点协处理器的控制方法，其特征在于，所述结束阶段如果在协处理器中还有其他配置的操作没有完成，进入所述译码阶段开始进行下一个操作。

8.如权利要求7所述的浮点协处理器的控制方法，其特征在于，所述后期处理阶段如果当前操作仍然需要进行Cordic迭代，进入Cordic迭代运算阶段进行下一次迭代。