[发明专利]一种可编程差动连续时间预加重驱动器

说明书

技术领域

本发明涉及模拟信号处理和通信技术领域，具体说是一种可编程(programmable)差动(differential)连续时间(continuous-time)预加重(pre-emphasis)驱动器。特别适合高速信号的发射器电路设计。

背景技术

在芯片内部进行数据信号传输时，或者在芯片之间进行数据信号传输时，例如发射器与接收器之间传输数据时，如果传输路径的带宽不足，则可能出现信号失真。

从频域的角度分析，这种信号失真是因为信号中所含有的高频分量被衰减造成的。

从时域的角度观察到的现象是接收器接收到的数据信号波形发生畸变，给信号分析带来难度。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种可编程差动连续时间预加重驱动器，在发射端采用预加重技术，预加重技术可以对需要发送的数据信号的高频分量进行适当的放大，来均衡信号将来在传输路径上的高频损失。

为达到以上目的，本发明采取的技术方案是：

一种可编程差动连续时间预加重驱动器，其特征在于：将差动输入数据信号VIP、VIN，分别加载到第一晶体管和第二晶体管的栅极，此即差动信号输入端，

差动输入数据信号VIP经过放大后在第一晶体管的漏极与第一负载的连接点输出为信号VON，差动输入数据信号VIN经过放大后在第二晶体管的漏极与第二负载的连接点输出为信号VOP，此即差动信号输出端；

在第一晶体管的源极和第二晶体管的源极之间设有并联的一个电容和一个电阻，

至少一个可编程电阻单元连接在第一晶体管的源极和第二晶体管的源极之间，

一个恒流源和至少一个可编程恒流源单元并联后连接在第一晶体管的源极和地之间，一个恒流源和至少一个可编程恒流源单元并联后连接在第二晶体管的源极和地之间，

或：

一个恒流源和至少一个可编程恒流源单元并联后连接在第一晶体管的源极和电源之间，一个恒流源和至少一个可编程恒流源单元并联后连接在第二晶体管的源极和电源之间。

在上述技术方案的基础上，使用两个或两个以上的可编程电阻单元时，各可编程电阻单元并联连接。

在上述技术方案的基础上，所述可编程电阻单元由一个开关和一个电阻串联构成，多个可编程电阻单元并联时，其中每个可编程电阻单元中的电阻值相同或不同均可。

在上述技术方案的基础上，使用两个或两个以上的可编程恒流源单元时，各可编程恒流源单元并联连接。

在上述技术方案的基础上，所述可编程恒流源单元由一个开关和一个恒流源串联而成，多个可编程恒流源单元并联时，其中每个可编程恒流源单元中的恒流源大小相同或不同均可。

本发明所述的可编程差动连续时间预加重驱动器，无需时钟控制电路，或者数据信号延迟产生电路，也不需要任何的针对将要预加重的数据信号的选择开关控制电路，使得驱动器电路结构简单，噪声极低，可编程功能提供了一种方便灵活的通过数字逻辑控制信号来对预加重程度进行调节的方案。本发明具有以下优点：

1、相对于常见的离散时间的预加重技术，连续时间预加重方案不需要额外的时钟控制电路，或者数据信号延迟产生电路，也不需要任何的针对将要预加重的数据信号的选择开关控制电路，极大地简化了设计的复杂度。

2、连续时间预加重方案具有低噪声，简单易行的优点。

附图说明

本发明有如下附图：

图1未进行预加重处理的数据信号，

图2经过离散时间预加重后，发射器发送出的信号，

图3经过连续时间预加重后，发射器发送出的信号，

图4本发明实施形态1的可编程差动连续时间预加重驱动器的电路图，

图5本发明实施形态2的可编程差动连续时间预加重驱动器的电路图。

具体实施方式

以下结合附图对本发明作进一步详细说明。

图1～3是预加重技术对信号进行处理的瞬态信号效果对比示意图，其中：图1所示为未进行预加重处理的数据信号；图2所示为经过离散时间预加重后，发射器发送出的信号，要实现图2所示处理效果，一定需要额外的时钟控制电路，或者数据信号延迟产生电路，或者还需要针对将要预加重的数据信号的选择开关控制电路；图3所示为经过连续时间预加重后，发射器发送出的信号，信号在上升沿发生时刻后的1比特时间处，或者下降沿发生时刻后的1比特时间处，会产生信号波形上幅度的过冲。