[发明专利]电源开启/重置电路与控制数字电路开启/重置状态方法

说明书

技术领域

本发明公开一种电源开启/重置电路与相关的控制数字电路的开启/重置状态的方法，尤指一种包括有至少一个以串迭(Stack)方式串联的晶体管的电源开启/重置电路与相关的控制数字电路的开启/重置状态的方法。

背景技术

一般的集成电路为了整合更多的功能，已多是系统单芯片(System-on-a-chip，SOC)与混合模式(mixed-mode)的型态，基本上包括数字电路与模拟电路，而数字电路部分除了提供控制、逻辑运算、数据储存等等功能外，也需包括集成电路初始状况(initial condition)的设定，而初始状况的初始值的设定需要有一所谓开启/重置信号(Power on/Reset Signal)。

请参阅图1与图2，其为现有技术中所公开的二种集成电路的示意图。图1所图示的集成电路100包括电源开启/重置电路(Power On/Reset Circuit)110、稳压器(Regulator)120、电源开启/重置脉冲产生器130、及数字电路140。电源开启/重置电路110与稳压器120以直流电压源VDD来供应电源。电源开启/重置电路110用来产生开启/重置信号，以适时的决定开启或重置数字电路140的时机；电源开启/重置脉冲产生器130会根据电源开启/重置电路110所产生的开启/重置信号与稳压器120所提供的电源来产生重置脉冲，使得数字电路140可根据所述开启/重置信号对应的使能时间被启动或重置。同理，图2所图示的集成电路200包括电源开启/重置电路110、稳压器120、电源开启/重置脉冲产生器230、及数字电路140。电源开启/重置脉冲产生器230亦用来根据稳压器120提供的电源与电源开启/重置电路110所产生的所述开启/重置信号来产生所述重置脉冲，以决定数字电路140被开启或被重置的时机。一般集成电路以图1或图2所示的方式来实现其对数字电路的重置。

在理想的情况下，供给集成电路100及200的电压源VDD只会被开启一次，接着并持续进行其运作。然而实际的使用或测试时，会有非理想的情形发生，使得电源开启与关闭连续重复产生。例如：提供给集成电路的电压源由起始状态被开启，电压源电位由0伏特上升至3伏特，然后再因电压源被关闭，所述电压源的电位由3伏特下降至0.9伏特，这时电压源刚好又被开启，电压源的电位由0.9伏特上升至3伏特，如此非理想的变化。

请参阅图3，其为现有技术中常使用的电源开启/重置电路250用来产生上述的开启/重置信号的示意图。如图3所示，电源开启/重置电路250包括电压追随模块310、P型金氧半晶体管QS1、N型金氧半晶体管QS2、及反向器INV，其中电压追随模块310以一直流电压源VCC供电。电压追随模块310所产生的电压V1的电位会追随着直流电压源VCC的电位变化。P型金氧半晶体管QS1与N型金氧半晶体管QS2即对电压V1实施反向器的功能，使得所产生的电压V2的电位与电压V1相反。最后电压V2再经由反向器INV的运作而被转换为图3所示的开启/重置信号。例如在电源开启/重置电路250中，电压源VCC的电位由0伏特上升到3伏特，电压V1的电位会跟随着电压源VCC上升，当电压V1的电压准位尚未上升至足以触发由晶体管QS 1与晶体管QS2所组成的反向器时，电压V2的电位变化等同于电压源VCC的电位变化，使得耦接于其后的反向器INV此时的输出维持低电压准位0V，亦即开启/重置信号此时输出低电压准位重置后端的数字电路。而后电压V1上升至足以触发由晶体管QS1与晶体管QS2所组成的反向器时，电压V2转态为低电压准位，耦接于其后的反向器INV输出高电压准位3伏特，以结束电源开启/重置电路250对数字电路的重置。

但当接下来电压源VCC的电位产生如上所述由3伏特下降至0.9伏特再上升至3伏特的变化情况时，现有技术的电源开启/重置电路250将不会再次对后端的数字电路于以重置，然而电压源VCC在此电位变化过程中的最低电位0.9伏特对一般的数字电路来说，已低于可正常运作的最低电压准位，因此使得所述数字电路内所记录的数据进入一个未知状态(Unknown Status)，最后导致所述数字电路无法继续正常运作，此乃因电源开启/重置电路250中的电压V1追随电压源VCC所变化的电压准位，不足以使得由晶体管QS1与晶体管QS2所组成的反向器再次触发转态所致。

发明内容

本发明的目的在于提供一种电源开启电路及相关控制数字电路的开启/重置状态的方法，以使开启/重置讯号的电位可确实开启后端的数字电路，而解决已知技术中无法顺利重新开启数字电路的问题。